[发明专利]沟槽栅耗尽型VDMOS器件及其制造方法有效
| 申请号： | 201811195273.0 | 申请日： | 2018-10-15 |
| 公开（公告）号： | CN111048587B | 公开（公告）日： | 2021-07-02 |
| 发明（设计）人： | 顾炎;程诗康;张森 | 申请（专利权）人： | 无锡华润上华科技有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 广州华进联合专利商标代理有限公司 44224 | 代理人： | 邓云鹏 |
| 地址： | 214028 江苏省无*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 沟槽 耗尽 vdmos 器件 及其 制造 方法 | ||
1.一种沟槽栅耗尽型VDMOS器件，其特征在于，包括：
漏极区，为第一导电类型；
沟槽栅，包括沟槽内表面的栅绝缘层，和填充于沟槽内且被所述栅绝缘层包围的栅电极；
沟道区，位于所述栅绝缘层周围，为第一导电类型；
阱区，位于所述沟槽栅两侧，为第二导电类型，所述第一导电类型和第二导电类型为相反的导电类型；
源极区，位于所述阱区内，为第一导电类型；
漂移区，位于所述阱区和漏极区之间，为第一导电类型；
第二导电类型掺杂区，位于所述沟道区和漏极区之间；
第一导电类型掺杂区，位于所述第二导电类型掺杂区两侧，且位于所述漂移区和漏极区之间；
其中，所述第一导电类型掺杂区的掺杂浓度大于所述漂移区的掺杂浓度，所述漏极区的掺杂浓度大于所述第一导电类型掺杂区的掺杂浓度，所述沟道区的底部伸入所述第二导电类型掺杂区。
2.根据权利要求1所述的沟槽栅耗尽型VDMOS器件，其特征在于，所述第二导电类型掺杂区的掺杂浓度小于所述阱区的掺杂浓度。
3.根据权利要求1所述的沟槽栅耗尽型VDMOS器件，其特征在于，还包括位于所述阱区内的第二导电类型的体引出区。
4.根据权利要求1所述的沟槽栅耗尽型VDMOS器件，其特征在于，所述栅绝缘层的材质为硅氧化物，所述栅电极的材质为多晶硅。
5.根据权利要求1所述的沟槽栅耗尽型VDMOS器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
6.一种沟槽栅耗尽型VDMOS器件的制造方法，包括：
提供衬底，所述衬底包括第一导电类型掺杂区和第一导电类型掺杂区上的第一导电类型的漂移区；
刻蚀所述漂移区形成沟槽；
对所述沟槽的侧壁进行掺杂，在沟槽周围形成沟道区；
向第一导电类型掺杂区位于沟槽底部周围的区域掺杂第二导电类型的杂质，从而在第一导电类型掺杂区内形成第二导电类型掺杂区；所述第一导电类型和第二导电类型为相反的导电类型；
在所述沟槽内表面形成栅绝缘层；
填充沟槽内剩余的空间形成栅电极；
在所述漂移区表面掺杂第二导电类型的杂质，从而在所述沟槽的两侧形成阱区；
在所述阱区内掺杂第一导电类型的杂质，形成源极区；
其中，所述第一导电类型掺杂区的掺杂浓度大于所述漂移区的掺杂浓度，漏极区的掺杂浓度大于所述第一导电类型掺杂区的掺杂浓度，所述沟道区的底部伸入所述第二导电类型掺杂区。
7.根据权利要求6所述的沟槽栅耗尽型VDMOS器件的制造方法，其特征在于，所述提供衬底的步骤中，所述第一导电类型掺杂区是通过外延工艺形成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡华润上华科技有限公司，未经无锡华润上华科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811195273.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种营养柑普茶及其制备方法
- 下一篇：环境地图的校正方法、设备及存储介质
- 同类专利
- 专利分类
