[发明专利]薄膜晶体管阵列基板制造方法

说明书

本发明公开一种薄膜晶体管阵列基板制造方法，包括：一栅极设置步骤、一第一N型非晶硅半导体层设置步骤、一第一图形化步骤、一第二N型非晶硅半导体层设置步骤、一第二图形化步骤、一钝化层设置步骤、以及一透明电极设置步骤。本发明为了解决五次光刻(5‑mask)技术中源极/漏极金属层与N型非晶硅半导体层接触电阻较大的问题，将N型非晶硅半导体层分为第一N型非晶硅半导体层以及第二N型非晶硅半导体层而分别透过上述第一图形化步骤及第二图形化步骤进行图形化，因而可降低接触界面上的接触电阻，提升薄膜晶体管阵列基板的开态电流等性能，进而提高显示器的显示品质。

技术领域

本发明是关于一种薄膜晶体管阵列基板制造方法，其可降低源极/漏极金属层与N型非晶硅(N+a-Si)层的接触电阻，提升薄膜晶体管阵列基板的开态电流等性能，进而提高显示器的显示品质。

背景技术

现有技术的薄膜晶体管阵列的制造方法的主流是五次光刻(5-mask)技术相及四次光刻(4-mask)技术。

5-mask技术相较于4-mask技术，是将薄膜晶体管阵列基板上的非晶硅(AmorphousSilicon,a-Si)层和N型非晶硅(N+a-Si)层以一步骤进行图形化，而源极/漏极金属层(Source/Drain Electrode,Metal 2,M2)又以另一步骤进行图形化，因此相较4-mask技术虽然需要多出一道光罩，却可以将M2金属层的线宽及线距做的更小，提高开口率。

在4-mask技术中，a-Si层与N+a-Si层以及M2金属层是原位生长，因此N+a-Si层以及M2金属层两者之间界面的接触电阻低。然而，5-mask技术中N+a-Si层与M2金属层需要分别进行图形化，导致N+a-Si层以及M2金属层之间界面受到了光刻胶(Photo Resist,PR)制程的影响，因此导致所述界面的接触电阻大于4-mask技术中的相应界面的接触电阻，导致相同条件下5-mask技术制备的薄膜晶体管阵列基板开态电流偏低。

故，有必要提供一种薄膜晶体管阵列基板制造方法，以解决现有技术所存在的问题。

发明内容

本发明人有鉴于现有技术的五次光刻技术的问题，改良其不足与缺失，进而提出一种薄膜晶体管阵列基板制造方法。

本发明的主要目的在于提供一种薄膜晶体管阵列基板制造方法，其可降低源极/漏极金属层与N型非晶硅(N+a-Si)层的接触电阻，提升薄膜晶体管阵列基板的开态电流等性能，进而提高显示器的显示品质。

为达上述目的，本发明薄膜晶体管阵列基板制造方法包括：

一栅极设置步骤，包括设置一栅极在一玻璃基板上；

一第一N型非晶硅半导体层设置步骤，包括设置一覆盖所述栅极的栅极绝缘层到所述玻璃基板上，且依序堆迭设置一非晶硅半导体层以及一第一N型非晶硅半导体层到所述栅极绝缘层上；

一第一图形化步骤，包括以蚀刻方式同时图形化所述非晶硅半导体层以及一第一N型非晶硅半导体层；

一第二N型非晶硅半导体层设置步骤，包括依序堆迭设置一第二N型非晶硅半导体层以及一源极/漏极金属层到所述栅极绝缘层以及所述第一N型非晶硅半导体层上，其中所述第二N型非晶硅半导体层完全覆盖所述所述第一N型非晶硅半导体层；

一第二图形化步骤，包括以蚀刻方式同时图形化所述第二N型非晶硅半导体层以及所述源极/漏极金属层，以形成一源极以及一漏极；

一钝化层设置步骤，包括设置一钝化层到所述源极/漏极金属层上；以及

一透明电极设置步骤，包括设置至少一过孔在所述钝化层上，且设置一透明电极到所述钝化层上，其中所述透明电极通过所述过孔而接触所述源极/漏极金属层。