[发明专利]视频编码器件及编码器有效
申请号: | 201811197684.3 | 申请日: | 2018-10-15 |
公开(公告)号: | CN109672890B | 公开(公告)日: | 2023-04-07 |
发明(设计)人: | 全圣浩 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H04N19/42 | 分类号: | H04N19/42;H04N19/50;H04N19/172;H04N19/176;H04N19/91 |
代理公司: | 华进联合专利商标代理有限公司 44224 | 代理人: | 刘培培;黄隶凡 |
地址: | 韩国京畿道水*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 视频 编码 器件 编码器 | ||
本发明提供一种视频编码器件。所述视频编码器件包括:第一编码器,包括预测模块,所述预测模块对第一帧中所包括的多个第一区块执行帧内预测操作及帧间预测操作;以及第二编码器,对与第一帧不同的第二帧进行编码,且不包括预测模块,其中如果对第一区块执行帧间预测操作,则预测模块向第二编码器传送关于运动估测操作的第一信息,且第二编码器包括预测区块产生模块,所述预测区块产生模块接收第一信息且通过基于第一信息对第二帧中所包括的多个第二区块执行运动补偿操作来产生预测区块。也提供一种编码器。
[相关申请的交叉参考]
本申请主张2017年10月16日提出申请的韩国专利申请第10-2017-0133921号的优先权、以及从所述韩国专利申请衍生出的所有权利,所述韩国专利申请的公开内容全文并入本申请供参考。
技术领域
示例性实施例涉及视频编码器件和/或编码器。
背景技术
人们对例如高清晰度(high definition,HD)图像及超高清晰度(ultra-highdefinition,UHD)图像等高分辨率、高品质图像的需求已在增加,且已使用用于处理这种高分辨率、高品质图像的高性能视频压缩技术。
近来,例如手机、智能手机等移动器件已得到广泛使用,且已对即使在具有小的大小及具有受限的使用环境(例如,使用电池)的移动器件中也会对高分辨率、高品质图像进行高效压缩的方式进行了研究。
另外,以高的帧速率或帧/每秒(frames per second,FPS)对图像进行编码呈增长趋势。然而,当前只能以有限的帧速率对图像进行编码,且难以使用单个编码器以高的帧速率对图像进行编码。
通过使用多个编码器,可以高的帧速率对图像进行编码。然而,当使用多个编码器时,整个编码器件的大小增大,且其中嵌入有编码器件的器件的大小也会增大。
发明内容
本公开的示例性实施例使用多个编码器对图像进行编码,同时将由所述多个编码器占据的空间最小化。
本公开的示例性实施例使用全编码器(full encoder)及部分编码器(partialencoder)对图像进行编码,同时将图像的品质劣化最小化。
然而,本公开的示例性实施例并非仅限于本文中所述的示例性实施例。通过参照对以下给出的示例性实施例中的一些示例性实施例的详细说明,对本公开所属领域中的一般技术人员来说,本公开的以上及其他示例性实施例将变得更显而易见。
根据本公开的示例性实施例,一种视频编码器件可包括:第一编码器,包括预测电路,所述预测电路被配置成:对第一帧中所包括的多个第一区块执行帧内预测操作及帧间预测操作中的一者或多者,以及如果所述预测电路对所述第一区块执行所述帧间预测操作,则传送关于运动估测操作的第一信息;以及第二编码器,包括预测区块产生电路,所述预测区块产生电路被配置成:从所述第一编码器接收所述第一信息,以及通过基于所述第一信息对第二帧中所包括的多个第二区块执行运动补偿操作来产生预测区块,所述第二帧是与所述第一帧不同的帧。
根据本公开的示例性实施例,一种编码器可被配置成对第一帧进行编码而不具有用于执行帧内预测及帧间预测中的一者或多者的预测电路。所述编码器可包括:预测区块产生电路,被配置成从第一编码器接收第一信息及第二信息,并产生预测区块,所述第一信息与运动估测操作相关联且所述第二信息与帧内预测操作相关联,所述第一编码器不同于所述编码器;以及后处理电路,被配置成基于经重构的帧及所述第一帧来探测品质劣化,所述经重构的帧是通过对由所述编码器编码的数据进行反量化来获得。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811197684.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:约束的序列数据头的方法及装置
- 下一篇:一种图像压缩装置、方法和FPGA板卡