[发明专利]一种存储阵列结构及其操作方法

说明书

本发明公开提出一种存储阵列结构及其操作方法，该结构包括存储阵列、第一高压译码、第二高压译码、第一低压译码以及第二低压译码，其还包括：第一隔离电路，用于在隔离栅TCG和第零隔离字线或第一隔离字线的控制下，将第一低压译码输出的低压位线TBLD连接至第一位线BLD或使高压位线与对应的低压位线隔离；第二隔离电路，用于在隔离栅TCG和第二隔离字线或第三隔离字线的控制下，将第二低压译码输出的低压位线TBLU连接至第二位线BLU或使高压位线与对应的低压位线隔离；隔离电路之控制译码，用于产生控制所述第一/第二隔离电路的第零隔离字线、第一隔离字线、第二隔离字线和第三隔离字线。

技术领域

本发明涉及存储器技术领域，特别是涉及一种存储阵列结构及其操作方法。

背景技术

图1为现有技术之NORD存储阵列结构的结构示意图。如图1所示，该NORD存储阵列结构包括存储阵列10、第一高压译码201、第二高压译码202、第一隔离电路301、第二隔离电路302、第一低压译码401、第二低压译码402(行译码、列译码以及电荷泵等电路未示出)。具体地，存储阵列为M*N，每一列有M个存储单元(NORD Cell)，每一行有N个存储单元，每个存储单元有两个存储位，对应位线分别为第一位线BLDj、第二位线BLUj，j＝0,1,……,N-1，每一列的第一位线BLDj和第二位线BLUj间隔连接，j＝0,1,……,N-1，即第0行第0列的存储单元的第一存储位(CG0控制)的位线与第1行第0列的存储单元的第一存储位(CG1控制)的位线、第2行第0列的存储单元的第零存储位(CG0控制)的位线、第3行第0列的存储单元的第一存储位(CG1控制)的位线、……相连组成第0列的第一位线BLD0，而第0行第0列及第1列的存储单元的第一存储位(CG1控制)的位线与第1行第0列及第1列的存储单元的第零存储位(CG0控制)的位线、第2行第0列及第1列的存储单元的第一存储位(CG1控制)的位线、第3行第0列及第1列的存储单元的第零存储位(CG0控制)的位线、……相连组成该列的第二位线BLU0，第0行第1列及第2列的存储单元的第零存储位(CG0控制)的位线与第1行第1列及第2列的存储单元的第一存储位(CG1控制)的位线、第2行第1列及第2列的存储单元的第零存储位(CG0控制)的位线、第3行第1列及第2列的存储单元的第一存储位(CG1控制)的位线、……相连组成该列的第一位线BLD1，第0行第2列及第3列的存储单元的第一存储位(CG1控制)的位线与第1行第2列及第3列的存储单元的第零存储位(CG0控制)的位线、第2行第2列及第3列的存储单元的第一存储位(CG1控制)的位线、第3行第2列及第3列的存储单元的第零存储位(CG0控制)的位线、……相连组成该列的第二位线BLU1，……，每一行的每个存储单元的两个存储位对应两个控制栅极，即第一控制栅极CG0i、第二控制栅极CG1i，每一行的每个存储单元的两个存储位共用字线WLi，i＝0,1,……,M-1，每一行的存储单元共用第一控制栅极CG0i、第二控制栅极CG1i和字线WLi；高压译码201、202的输出连接至各位线；低压译码401、402则通过隔离电路301、302连接至各位线；为保证电路性能，高压译码201、202，对称放在存储阵列的上方和下方，同样，低压译码401、402也对称放在存储阵列的上方和下方。

存储阵列结构的隔离电路301、302如图2所示，第一低压译码401的输出第一低压位线TBLDj通过第一隔离电路301连接至第一位线BLDj，第二低压译码402的输出第二低压位线TBLUj通过第二隔离电路302连接至第二位线BLUj。

表1为读/编程/擦除时图2之隔离电路的控制电压。

表1隔离电路的控制电压