[发明专利]导电部件形成和结构

权利要求书

1.一种形成半导体器件的方法，包括：

沿着侧壁形成阻挡层；

沿着所述侧壁回蚀刻所述阻挡层的部分，其中，回蚀刻所述阻挡层的所述部分暴露所述侧壁的上部侧壁；

在回蚀刻所述阻挡层的所述部分之后，沿着所述侧壁平滑所述阻挡层的上部；以及

沿着所述阻挡层和在所述阻挡层的平滑的所述上部上方以及沿着所述侧壁的所述上部侧壁形成导电材料，

其中，回蚀刻所述阻挡层的所述部分包括：

沿着所述阻挡层形成掩蔽材料；

沿着所述侧壁和在所述掩蔽材料之上蚀刻所述阻挡层的所述部分；以及

去除所述掩蔽材料，

其中，所述平滑通过第二次蚀刻进行，所述第二次蚀刻包括去除由去除所述阻挡层的所述部分、去除所述掩蔽材料或它们的组合产生的残余物，副产物或它们的组合，并且使得所述阻挡层的厚度和高度减小。

2.根据权利要求1所述的方法，还包括沿所述侧壁形成粘合层，所述粘合层设置在所述侧壁和所述阻挡层之间，其中，通过后续回拉平滑所述阻挡层和所述粘合层，使得所述阻挡层和所述粘合层的上部锥形化，所述后续回拉包括对所述阻挡层和所述粘合层执行的两步湿蚀刻工艺。

3.根据权利要求1所述的方法，其中，在所述第二次蚀刻前，所述阻挡层的厚度以0.2nm/10nm深度的速率从所述阻挡层的顶部处的厚度降低至所述阻挡层的底部处的厚度，在所述第二次蚀刻后，所述阻挡层的厚度以0.5nm/10nm深度的速率从所述阻挡层的顶部处的厚度降低至所述阻挡层的底部处的厚度。

4.根据权利要求1所述的方法，其中，所述第二次蚀刻包括预处理和第二步蚀刻的两步湿蚀刻工艺，在所述预处理期间，副产物和/或残余物的蚀刻速率与所述阻挡层的蚀刻速率的比率在2至12的范围内，在所述第二步蚀刻期间，副产物和/或残余物的蚀刻速率与所述阻挡层的蚀刻速率的比率在0.3至3的范围内。

5.根据权利要求1所述的方法，其中，通过所述第二次蚀刻减薄所述阻挡层的速率为0.3nm/分钟至1.5nm/分钟。

6.根据权利要求1所述的方法，其中，平滑所述阻挡层的上部包括使用湿蚀刻工艺。

7.根据权利要求1所述的方法，其中，平滑所述阻挡层的上部包括：

利用以一份第一蚀刻剂比一百份以上的去离子水的比率在去离子水中稀释的第一蚀刻剂对所述阻挡层实施处理；以及

在对所述阻挡层实施所述处理后，利用以一份第二蚀刻剂比三十份以下的去离子水的比率在去离子水中稀释的第二蚀刻剂蚀刻所述阻挡层。

8.一种半导体结构，包括：

介电层，具有侧壁；

阻挡层，沿着所述侧壁，所述阻挡层的上表面位于所述介电层的顶面下方，所述阻挡层的上部的厚度小于所述阻挡层的下部的厚度；以及

导电材料，沿着所述阻挡层并且位于所述阻挡层的上表面上方以及沿着所述阻挡层的上表面上方所述介电层的上部侧壁，所述导电材料的顶面与所述介电层的顶面共面，所述阻挡层沿着所述导电材料的整个低表面，

半导体结构还包括沿着所述侧壁的粘合层，所述粘合层设置在所述介电层的侧壁和所述阻挡层之间，

所述粘合层的上表面的顶部边缘与所述介电层的上表面间隔开，所述阻挡层的上表面低于所述粘合层的上表面，所述粘合层的上表面低于所述介电层的上表面。

9.根据权利要求8所述的半导体结构，其中，在所述导电材料与所述阻挡层的上部之间没有残余物且没有副产物。

10.根据权利要求8所述的半导体结构，其中，所述导电材料中不存在空隙。

11.根据权利要求8所述的半导体结构，其中，所述导电材料邻接所述介电层的在所述阻挡层的上表面之上的侧壁。