[发明专利]微图案刻蚀方法

说明书

本发明公开了一种微图案刻蚀方法，该方法包括：形成有目标层、图案整合层及第一掩膜层于半导体衬底上；图案化第一掩膜层以形成多个第一图案单元；形成第二掩膜层在图案整合层上；图案化第二掩膜层以形成多个第二图案单元；将第一图案单元和第二图案单元转置于图案整合层中以形成在目标层上的多个整合图案单元；在目标层上及整合图案单元的表面形成间隔牺牲层，并在间隔牺牲层形成自对准凹陷；在自对准凹陷中形成多个第三图案单元；通过刻蚀工艺移除间隔牺牲层；将整合图案单元及第三图案单元转置于目标层以形成多个微图案。

技术领域

本发明涉及半导体器件制造领域，具体地，涉及一种微图案刻蚀方法。

背景技术

随着半导体集成电路制造工艺的不断进步、线宽的不断缩小，半导体器件的面积变得越来越小，半导体的布局已经从普通的单一功能分离器件演变成整合高密度多功能的集成电路，由最初的集成电路到大规模集成电路、超大规模集成电路，直至特大规模集成电路，器件的面积进一步缩小，功能更为全面强大。

考虑到工艺研发的复杂性、长期性及高昂的成本等因素的制约，芯片设计者和制造商更加重视提高器件的集成度、缩小芯片的面积、在同一枚硅片上尽可能多的得到有效的芯片，从而提高整体利益。

然而，现有的制备微图案的技术需要经过多次曝光工艺，制造成本高，循环周期短，图案重叠容差短。

发明内容

本发明的目的是提供一种微图案刻蚀方法，能够降低制造成本，增加循环周期，提高图案重叠容差。

为了实现上述目的，本发明提供一种微图案刻蚀方法，包括：提供一半导体衬底，所述半导体衬底包括数组区域和周边区域，所述半导体衬底表面由下及上依次形成有目标层、图案整合层及第一掩膜层；图案化所述第一掩膜层以形成在所述图案整合层上的多个第一图案单元，所述第一图案单元之间形成有第一间隙；在所述图案整合层上形成第二掩膜层，所述第二掩膜层覆盖所述第一图案单元；图案化所述第二掩膜层以形成在所述图案整合层上的多个第二图案单元，所述第二图案单元之间形成有第二间隙，所述第二图案单元分别配置于三个或三个以上所述第一图案单元围成的第一空白区的中心点，所述第一图案单元相邻于所述第一空白区还围成缺乏所述第二图案单元的第二空白区，使所述第二图案单元与在一线性上相邻的两个所述第一图案单元分别形成不同的间隙；将所述第一图案单元和所述第二图案单元转置于所述图案整合层中以形成在所述目标层上的多个整合图案单元，至少一所述整合图案单元和在一线性上相邻的两个所述整合图案单元各形成分别对应所述第一空白区和所述第二空白区的不同间隙；在所述目标层上及所述整合图案单元的表面形成间隔牺牲层，所述间隔牺牲层填补所述整合图案单元和在一线性上相邻的其中一所述整合图案单元对应所述第一空白区的间隙，并在所述整合图案单元和在一线性上相邻的另一所述整合图案单元对应所述第二空白区的间隙形成自对准凹陷；在所述自对准凹陷中形成多个第三图案单元，所述第三图案单元配置于所述第一图案单元围成的第二空白区的中心点；通过刻蚀工艺移除所述间隔牺牲层；将所述整合图案单元及所述第三图案单元转置于所述目标层以形成多个微图案。

可选地，所述第一掩膜层上还形成有掩膜辅助层；在图案化所述第一掩膜层之前，还包括：图案化所述掩膜辅助层，以形成在所述第一掩膜层上的顶层掩膜图案；在图案化所述第一掩膜层时，还包括：将所述顶层掩膜图案转置于所述第一掩膜层，以形成在所述图案整合层上的所述第一图案单元，所述第一图案单元之间形成有所述第一间隙。

可选地，在图案化所述掩膜辅助层之前，还包括：在所述掩膜辅助层上形成光掩模层；图案化所述光掩模层以形成在所述掩膜辅助层上的多个第四图案单元；将所述第四图案单元转置于所述掩膜辅助层，以形成所述顶层掩膜图案。

可选地，所述间隔牺牲层的两倍厚度介于所述整合图案单元和在一线性相邻的两个所述整合图案单元分别对应的所述第一空白区和对应的所述第二空白区的不同间隙值之间。

可选地，所述微图案包括数组微图案和周边微图案。