[发明专利]计算装置及相关产品

权利要求书

1.一种计算装置，其特征在于，所述计算装置包括：X组神经网络芯片，所述X组神经网络芯片中的每一组神经网络芯片中包括一个主芯片和至少一个从芯片，所述主芯片与所述从芯片连接，所述X组神经网络芯片中的主芯片之间连接，所述X的取值范围为大于或等于2的整数；

所述X组神经网络芯片中的每一个神经网络芯片用于获取输入数据和权值，并将所述权值与所述每一个神经网络芯片对应的输入数据进行运算，获得运算结果，其中所述每一个神经网络芯片获取的所述输入数据不同，获取的所述权值相同；

所述X组神经网络芯片中的第一组神经网络芯片中的第一主芯片，用于接收与所述第一主芯片连接的从芯片的运算结果；

所述第一主芯片用于将所述第一主芯片的运算结果和接收的所述从芯片的运算结果共享给其他组神经网路芯片中的主芯片，并接收其他组神经网络芯片中的主芯片共享的运算结果。

2.根据权利要求1所述的装置，其特征在于，所述第一主芯片还用于：

将所述第一主芯片中的所有运算结果传递给与所述第一主芯片连接的从芯片。

3.根据权利要求1或2所述的装置，其特征在于，所述主芯片通过树型结构与所述从芯片连接，所述树型结构为n叉树结构，所述主芯片为所述n叉树结构的根节点，所述从芯片为所述n叉树结构的子节点，所述子节点可以是一级子节点，也可以是多级子节点。

4.根据权利要求1所述装置，其特征在于，所述神经网络芯片包括：运算单元以及控制器单元；所述运算单元包括：一个主处理电路和多个从处理电路；

所述控制器单元，用于获取输入数据以及计算指令；

所述控制器单元，还用于解析该计算指令得到多个运算指令，将该多个运算指令以及所述输入数据发送给所述主处理电路；

所述主处理电路，用于对所述输入数据执行前序处理以及与所述多个从处理电路之间传输数据和运算指令；

所述多个从处理电路，用于依据从所述主处理电路传输的数据以及运算指令并行执行中间运算得到多个中间结果，并将多个中间结果传输给所述主处理电路；

所述主处理电路，用于对所述多个中间结果执行后续处理得到所述计算指令的运算结果。

5.根据权利要求4所述的装置，其特征在于，所述神经网络芯片还包括：存储单元和直接内存访问单元，所述存储单元包括：寄存器、缓存中任意组合；

所述缓存，用于存储所述输入数据；

所述寄存器，用于存储所述输入数据中标量数据；

所述缓存包括高速暂存缓存；

所述控制器单元包括：指令缓存单元、指令处理单元和存储队列单元；

所述指令缓存单元，用于存储所述人工神经网络运算关联的计算指令；

所述指令处理单元，用于对所述计算指令解析得到多个运算指令；

所述存储队列单元，用于存储指令队列，该指令队列包括：按该队列的前后顺序待执行的多个运算指令或计算指令；

所述控制器单元包括：依赖关系处理单元；

所述依赖关系处理单元，用于确定第一运算指令与所述第一运算指令之前的第零运算指令是否存在关联关系，如所述第一运算指令与所述第零运算指令存在关联关系，将所述第一运算指令缓存在所述指令存储单元内，在所述第零运算指令执行完毕后，从所述指令存储单元提取所述第一运算指令传输至所述运算单元；

所述确定该第一运算指令与第一运算指令之前的第零运算指令是否存在关联关系包括：

依据所述第一运算指令提取所述第一运算指令中所需数据的第一存储地址区间，依据所述第零运算指令提取所述第零运算指令中所需数据的第零存储地址区间，如所述第一存储地址区间与所述第零存储地址区间具有重叠的区域，确定所述第一运算指令与所述第零运算指令具有关联关系，如所述第一存储地址区间与所述第零存储地址区间不具有重叠的区域，确定所述第一运算指令与所述第零运算指令不具有关联关系。

6.根据权利要求4或5所述的装置，其特征在于，当所述神经网络芯片为主芯片时，所述控制器单元还包括调度单元，具体用于：

对所述主芯片中的运算结果进行调度。