[发明专利]半导体结构及其制造方法

说明书

本发明提供一种半导体结构及其制造方法，该制造方法包括：提供衬底；在所述衬底上形成多个浅沟槽隔离结构，以定义出有源区，并对所述有源区进行掺杂；在所述有源区中形成栅沟槽；对所述栅沟槽侧壁进行离子注入和快速热氧化处理，在所述栅沟槽的表面形成栅极氧化层；在所述栅极氧化层的表面形成功函数层；在所述功函数层的表面形成填充满所述栅沟槽的导电层；对所述功函数层和所述导电层进行交互刻蚀，得到字线；以及在所述字线上沉积绝缘介质层。本发明的半导体结构及其制造方法通过增大栅极氧化层的侧壁厚度，可降低栅漏重叠区域电场强度，改善GIDL效应发生的可能性，从而减小器件处于关闭状态时的漏电流，降低静态功耗，延长器件寿命。

技术领域

本发明涉及半导体制造领域，特别涉及一种具有埋入式栅极的半导体结构及其制造方法。

背景技术

栅极诱导漏极漏电流效应(GIDL)是金属-氧化物半导体场效应晶体管(MOSFET)主要的断态漏电流。MOSFET栅极关态(NMOS栅极接负电压，PMOS栅极接正电压)而漏极接电压(NMOS漏极接正电压，PMOS漏极接负电压)时，漏端杂质扩散层与栅极重叠部分靠近界面处的能带发生强烈的弯曲，表面形成反型层，而耗尽层非常窄，导带电子和价带孔穴发生带-带隧穿效应(Band-to-Band Tunneling,BTBT)，从而形成漏极漏电流。

栅极氧化层通常形成在栅沟槽中，用于将栅极与衬底隔离开来。栅极氧化层的厚度越薄，栅漏交叠区域的电场强度就越大，相应的GIDL效应越严重，造成器件处于关闭状态时漏电流加大，静态功耗增大，最终导致器件寿命降低。

需注意的是，前述背景技术部分公开的信息仅用于加强对本发明的背景理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明目的是提供一种半导体结构及其制造方法，用以解决栅极氧化层过薄而导致GIDL效应严重的问题。

为了实现上述目的，本发明采用如下技术方案：

一种半导体结构的制造方法，包括：

提供衬底；

在所述衬底上形成多个浅沟槽隔离结构，以定义出有源区，并对所述有源区进行掺杂；

在所述有源区中形成栅沟槽；

对所述栅沟槽侧壁进行离子注入和快速热氧化处理，在所述栅沟槽的表面形成栅极氧化层；

在所述栅极氧化层的表面形成功函数层；

在所述功函数层的表面形成填充满所述栅沟槽的导电层；

对所述功函数层和所述导电层进行交互刻蚀，得到字线；以及

在所述字线上沉积绝缘介质层。

根据本发明的一个实施方式，在所述有源区中形成栅沟槽的步骤包括：在所述衬底上沉积氧化层；在所述氧化层上依次形成氮化层、硬掩模层和抗反射层；在所述抗反射层上涂布光致抗蚀剂，并对所述光致抗蚀剂进行曝光和显影；以经显影的所述光致抗蚀剂作为掩膜，对所述硬掩模层进行刻蚀；去除所述光致抗蚀剂和所述抗反射层；以经刻蚀的所述硬掩模层作为掩膜，对所述衬底进行刻蚀以形成所述栅沟槽；以及移除所述硬掩模层。

根据本发明的一个实施方式，所述离子注入包括倾角氩离子注入。

根据本发明的一个实施方式，所述倾角氩离子注入的注入剂量为12152

10～10/cm，注入能量为5KeV～25KeV。

根据本发明的一个实施方式，还包括在所述倾角氩离子注入之前进行倾角磷离子注入。

根据本发明的一个实施方式，所述倾角磷离子注入的注入剂量为11122