[发明专利]封装半导体元件及其制备方法在审
申请号: | 201811209108.6 | 申请日: | 2018-10-17 |
公开(公告)号: | CN110767621A | 公开(公告)日: | 2020-02-07 |
发明(设计)人: | 王茂盈 | 申请(专利权)人: | 南亚科技股份有限公司 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L21/60 |
代理公司: | 72003 隆天知识产权代理有限公司 | 代理人: | 黄艳 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 绝缘层 重布层 探测 封装半导体元件 导电薄膜 芯片 底切 绝缘层覆盖 导电垫 最小化 减小 制备 | ||
1.一种封装半导体元件,包括:
一芯片,包括一导电垫;
一第一绝缘层,设置在该芯片上;
一第二绝缘层,设置在该第一绝缘层上;
一导电薄膜,设置在该第二绝缘层上,其中该导电薄膜贯穿该第二绝缘层并接触该导电垫;
一重布层,设置在该导电薄膜上;
一探测垫,设置在该重布层上;以及
一第三绝缘层,设置在该重布层及该第二绝缘层上;
其中该第三绝缘层覆盖该探测垫的一部分,且该重布层和该探测垫之间的一区域中没有底切。
2.如权利要求1所述的封装半导体元件,还包括:
一基底,其中该芯片设置在该基底上;
一第一布线层,设置在该基底上;以及
一第四绝缘层,设置在该第三绝缘层及该第一布线层上;
其中一第一导电柱贯穿该第四绝缘层并接触该第一布线层。
3.如权利要求1所述的封装半导体元件,还包括:
一基底,其中该芯片设置在该基底上;
一第四绝缘层,设置在该第三绝缘层及一接合垫上;
一第二布线层,设置在该第四绝缘层上;以及
一第一导电柱,贯穿该第四绝缘层并接触该接合垫。
4.如权利要求1所述的封装半导体元件,还包括一保护层,设置在该第一绝缘层和该芯片之间。
5.如权利要求1所述的封装半导体元件,其中该探测垫包括一金属块及一金属保护层。
6.如权利要求5所述的封装半导体元件,其中该金属块是一铜块,该金属保护层是一镍金层。
7.如权利要求1所述的封装半导体元件,其中该导电薄膜包括朝向该芯片的一凸出。
8.如权利要求1所述的封装半导体元件,其中该第一绝缘层的材料、该第二绝缘层的材料以及该第三绝缘层的材料包括聚酰亚胺。
9.如权利要求1所述的封装半导体元件,其中该重布层的材料是铜。
10.如权利要求1所述的封装半导体元件,其中该导电垫的材料是铝。
11.如权利要求1所述的封装半导体元件,还包括一晶粒结合薄膜,其中该晶粒结合薄膜覆盖该第三绝缘层。
12.一种封装半导体元件的制备方法,包括:
提供一芯片,具有一导电垫;
形成一第一绝缘层在该芯片上,其中该第一绝缘层包括一第一开口,且该第一开口暴露该导电垫的一部分;
形成一第二绝缘层在该第一绝缘层上;
形成一导电薄膜在该第二绝缘层及该导电垫上;
形成一第一图案化掩模在该第二绝缘层上,其中该第一图案化掩模定义一第一区域,该第一区域暴露该导电薄膜的一部分;
形成一重布层在该第一区域中;
形成一第二图案化掩模在该重布层上,其中该第二图案化掩模定义一第二区域,该第二区域暴露该重布层的一部分;
形成一探测垫在该第二区域中;以及
形成一第三绝缘层在该重布层及该第二绝缘层上,其中该第三绝缘层包括一第二开口,且该第二开口暴露该探测垫的一部分。
13.如权利要求12所述的制备方法,还包括:
安装该芯片在一基底上,该基底上具有一第一布线层;
形成一第四绝缘层覆盖该第一布线层及该第三绝缘层;
形成一金属层覆盖该第四绝缘层;以及
形成一第三开口和一第四开口在该第四绝缘层和该金属层中,其中该第三开口暴露该重布层的一部分,该第四开口暴露该第一布线层的一部分;形成一第二布线层,具有一第一导电柱和一第二导电柱,其中该第一导电柱接触该重布层,该第二导电柱接触该第一布线层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司,未经南亚科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811209108.6/1.html,转载请声明来源钻瓜专利网。