[发明专利]一种处理器核心结构及数据访存方法

权利要求书

1.一种处理器核心，包括：

一个数据缓存，用于缓存数据；

N个寄存器堆，用于向运算部件提供数据的访问，N是大于1的整数；

一个访存部件，其与所述数据缓存以及所述N个寄存器堆连接，用于在所述数据缓存以及所述N个寄存器堆之间的数据交换，将来自所述N个寄存器堆的数据合并在一起写入所述数据缓存，以及对来自所述数据缓存的数据进行分解并写入相应寄存器堆的寄存器中。

2.根据权利要求1所述的处理器核心，其中所述访存部件包括：

缓冲器，用于暂时存放将要写入所述数据缓存的数据以及来自所述数据缓存的数据；

分解电路，其与所述缓冲器连接，用于分解来自所述缓冲器的数据以提供给相应的寄存器堆；

组合电路，其与所述N个寄存器堆连接，用于对来自寄存器堆的数据进行组合以提供给所述缓冲器。

3.根据权利要求2所述的处理器核心，其中，所述访存部件还包括：

用于分别与每个所述寄存器堆连接的N个寄存器堆接口；

所述缓冲器包括用于暂时存放将要写入所述数据缓存的数据的N个输出缓冲器以及用于暂时存放来自所述数据缓存的数据的N个输入缓冲器；

所述分解电路包括分别与每个所述寄存器堆接口连接的N个第一多路选择器；

所述组合电路包括：分别与每个所述寄存器堆接口连接的N个第二多路选择器；

并且，所述访存部件还包括：译码组合电路，用于提供针对所述第一多路选择器、所述第二多路选择器的控制信号。

4.根据权利要求1所述的处理器核心，所述访存部件还用于接收用于其实现在所述数据缓存与所述N个寄存器堆之间进行数据交换的访存指令。

5.根据权利要求4所述的处理器核心，所述访存指令包括以下字段：

指令码，用于表示执行读或写的操作；

访存地址，用于指定所述数据缓存中的地址；

寄存器堆掩码，用于指定参与读或写的寄存器堆的编号。

6.根据权利要求5所述的处理器核心，所述寄存器堆掩码具有N个比特位，每个比特位与所述N个寄存器堆中的一个对应，所述比特位的取值用于表示所对应寄存器堆是否需要被访问。

7.根据权利要求5或6所述的处理器核心，所述访存指令中还包括：

寄存器编号，用于指定参与读或写的寄存器的编号。

8.根据权利要求7所述的处理器核心，所述寄存器编号具有n个比特位，n的取值为可以采用二进制数表示在一个寄存器堆中全部寄存器的编号的最小位数。

9.一种处理器，包括：如权利要求1-8中任意一项所述的处理器核心。

10.根据权利要求9所述的处理器，其还包括：

处于所述处理器核心之外且存储有用于所述访存部件实现在所述数据缓存与所述N个寄存器堆之间进行数据交换的访存指令的存储器。

11.一种基于权利要求4-8中任意一项所述处理器核心而实现的数据访存方法，包括：

1)所述访存部件接收访存指令；

2)所述访存部件根据所述访存指令，将所述数据缓存的指定地址处的数据分别写入到指定寄存器堆的寄存器中，或者从指定寄存器堆的寄存器中读取数据并将聚合在一起的数据写入到所述数据缓存的指定地址。

12.根据权利要求11所述的方法，其中步骤2)包括：

2-1)识别所述访存指令中的相应字段，确定要执行的读或写的操作；

2-2)根据所述访存指令中的相应字段，确定针对所述数据缓存的指定地址、以及指定的寄存器堆的寄存器；

2-3)根据所确定的读或写的操作、所述数据缓存的指定地址、以及指定的寄存器堆的寄存器，在所述数据缓存与所述N个寄存器堆之间进行数据交换。