[发明专利]半导体存储器装置及其操作方法

说明书

本发明涉及一种半导体存储器装置，该半导体存储器装置包括存储器单元阵列、页面缓冲器、高速缓存缓冲器和控制逻辑。存储器单元阵列包括多个存储块。页面缓冲器感测存储器单元阵列中所选择的页面的数据。高速缓存缓冲器临时存储由页面缓冲器感测的数据。控制逻辑控制页面缓冲器和高速缓存缓冲器的操作，以读取存储在存储器单元阵列中的数据。控制逻辑基于半导体存储器装置的高速缓存‑正常状态来控制页面缓冲器和高速缓存缓冲器的操作。

相关申请的交叉引用

本申请要求于2018年2月26日提交的申请号为10-2018-0023146的韩国专利申请的优先权，其全部内容通过引用并入本文。

技术领域

本公开的各个实施例总体涉及一种电子装置。特别地，实施例涉及一种半导体存储器装置及其操作方法。

背景技术

存储器装置可被形成为其中字符串水平布置的二维结构，或者被形成为其中字符串垂直布置的三维结构。三维半导体装置是为克服二维半导体装置中的集成度的限制而设计的存储器装置，并且可包括垂直堆叠在半导体衬底上的多个存储器单元。

发明内容

实施例提供了一种能够有效地管理高速缓存-正常状态(cache-normal state)的半导体存储器装置。

实施例还提供了一种用于能够有效地管理高速缓存-正常状态的半导体存储器装置的操作方法。

根据本公开的一个方面，提供了一种半导体存储器装置，包括：包括多个存储块的存储器单元阵列；页面缓冲器(page buffer)，配置成感测存储器单元阵列中的所选择的页面的数据；高速缓存缓冲器(cache buffer)，配置成临时存储由页面缓冲器感测的数据；以及控制逻辑，配置成控制页面缓冲器和高速缓存缓冲器的操作以读取存储在存储器单元阵列中的数据，其中控制逻辑基于半导体存储器装置的高速缓存-正常状态来控制页面缓冲器和高速缓存缓冲器的操作。

当在半导体存储器装置的高速缓存-正常状态是高速缓存缓冲状态的同时接收到正常命令时，控制逻辑可控制页面缓冲器和高速缓存缓冲器执行高速缓存完成操作，并且在执行高速缓存完成操作之后控制页面缓冲器和高速缓存缓冲器执行对应于正常命令的操作。

在执行高速缓存完成操作之后，控制逻辑可将半导体存储器装置的高速缓存-正常状态从高速缓存状态切换到正常状态。

当在半导体存储器装置的高速缓存-正常状态是正常状态的同时接收到高速缓存命令时，控制逻辑可将半导体存储器装置的高速缓存-正常状态从正常状态切换到高速缓存状态，并且控制页面缓冲器和高速缓存缓冲器执行与接收到的高速缓存命令相对应的操作。

控制逻辑可包括高速缓存状态处理器，高速缓存状态处理器配置成管理半导体存储器装置的高速缓存-正常状态。高速缓存状态处理器可基于半导体存储器装置的高速缓存-正常状态和接收到的命令的类型，控制页面缓冲器和高速缓存缓冲器来执行高速缓存完成操作。

高速缓存状态处理器可包括：命令存储部分，配置成存储由半导体存储器装置接收的命令；高速缓存-正常状态存储部分，配置成存储半导体存储器装置的高速缓存-正常状态；以及命令操作控制部分，配置成基于命令和高速缓存-正常状态来控制页面缓冲器和高速缓存缓冲器的操作。

当存储在命令存储部分中的命令是正常命令且存储在高速缓存-正常状态存储部分中的高速缓存-正常状态是高速缓存状态时，命令操作控制部分可控制页面缓冲器和高速缓存缓冲器在执行对应于正常命令的操作之前执行高速缓存完成操作。

命令操作控制部分可控制页面缓冲器和高速缓存缓冲器在执行高速缓存完成操作之后执行对应于正常命令的操作。

命令操作控制部分可在执行高速缓存完成操作之后，将存储在高速缓存-正常状态存储部分中的高速缓存-正常状态更新为正常状态。