[发明专利]基于FPGA的低复杂度多路OFDM接收机

权利要求书

1.一种基于FPGA的低复杂度多路OFDM接收机，包括：多路下变频及下采样滤波器单元(1)、多路时频域同步单元(2)、信道估计与均衡单元(3)和解映射与译码单元(4)，其特征在于:

所述多路时频域同步单元(2)，包括：

多路粗同步及数字自动增益控制模块(21)，用于对多路下变频及下采样滤波器单元(1)的输出信号进行粗略检测，得到当前帧的帧头，计算当前接收信号强度，根据当前接收信号强度进行功率调整,并将接收信号强度指示信号送给选择模块(22)，将功率调整后的数据信号送给选择模块(22)和并串转换模块(24)，将粗略帧头信息送给检测支路模块(23)；

选择模块(22)，用于依据接收信号强度指示信号，寻找信号强度最大的一路数据，将该路数据送给检测支路模块(23)；

检测支路模块(23)，用于估计频偏信息和定位精确帧头，将频偏信息和精确帧头信息送给纠正支路模块(25)；

并串转换模块(24)，用于将并行信号转换为串行信号送给纠正支路模块(25)；

纠正支路模块(25)，用于对串行信号进行频率同步和时频域转换处理，将经过处理后的信号送给信道估计与均衡单元(3)；

所述信道估计与均衡单元(3)，包括：

信道估计模块(31)，用于对接收信号的信道信息进行估计，将估计得到的信道信息和接收信号送给均衡模块(32)；

均衡模块(32)，用于对接收信号进行信道补偿，将经过信道补偿后的信号送给解映射与译码单元(4)进行解映射和译码操作。

2.根据权利要求1所述的接收机，其特征在于，所述的检测支路模块(23)，包括：

粗偏估计子模块(231)，用于对选择模块(22)的输出信号进行训练序列提取操作，对得到的训练序列进行粗略检测，得到当前帧的小数倍频偏，并将小数倍频偏和训练序列送给纠偏子模块(232)，将小数倍频偏送给纠正支路模块(25)；

纠偏子模块(232)，用于对训练序列进行纠偏操作，将经过纠偏的训练序列送给下采样子模块(233)；

下采样子模块(233)，用于对纠偏后的训练序列进行下采样，将经过下采样后的训练序列送给FFT子模块(234)；

FFT子模块(234)，用于对下采样后的训练序列进行时频域转换，将经过时频转换后的训练序列送给整偏估计子模块(235)；

整偏估计子模块(235)，用于对经过时频域转换后的训练序列进行整数倍频偏估计，并对训练序列进行纠整偏操作，将经过纠整偏的训练序列送给精同步子模块(236)，将整数倍频偏估计信息送给纠正支路模块(25)；

精同步子模块(236)，用于从经过纠整偏的训练序列中检测当前帧的精确帧头，将精确帧头信息送给纠正支路模块(25)。

3.根据权利要求1所述的接收机，其特征在于，所述的纠正支路模块(25)，包括：

纠频偏子模块(251)，用于对并串转换模块(24)的输出信号进行有效数据提取操作，对有效数据进行纠偏操作，将经过纠偏后得到的有效数据送给下采样子模块(252)；

下采样子模块(252)，用于对纠偏后得到的有效数据进行下采样，将经过下采样的有效数据送给FFT子模块(253)；

FFT子模块(253)，用于经过下采样后的有效数据的时频域转换，将经过时频域转换的有效数据送给信道估计域均衡单元(3)进行信道估计和补偿。

4.根据权利要求1所述的接收机，其特征在于，所述的多路下变频及下采样滤波器单元(1)，用于对基带信号进行多路数字下变频操作得到多路零频信号，并对每一路零频信号进行下采样滤波操作，将经过下采样滤波后的多路信号送给多路时频域同步单元(2)。

5.根据权利要求1所述的接收机，其特征在于，所述的解映射与译码单元(4)，包括：

解映射模块(41)，用于对信道估计与均衡单元(3)输出的信号进行解映射操作，将经过解映射后的信号送给译码模块(42)；

译码模块(42)，用于对解映射后的信号进行译码操作。