[发明专利]基于FPGA的有源配电网实时仿真器参数配置通用化方法

说明书

一种基于FPGA的有源配电网实时仿真器参数配置通用化方法，在实时仿真器的上位机中，读取待仿真的有源配电网基本参数并存入FPGA只读存储器的初始化文件；设定参数配置控制模块控制信号时间间隔；启动参数配置控制模块，从只读存储器中读取参数信息并赋值给寄存器；进行仿真计算；达到仿真终了时刻后，如要更换其他算例进行仿真，则进行复位后返回第一步进行新算例仿真，否则结束。本发明有效地提高了基于FPGA的有源配电网实时仿真器的通用性，可实现算例中控制系统完全相同的情况下任意修改算例中电气系统的拓扑、元件类型、元件个数、元件参数而无需进行重新编译的通用化，为实现基于FPGA的有源配电网实时仿真器商业化推广应用奠定了基础。

技术领域

本发明涉及一种有源配电网实时仿真器参数配置通用化方法。特别是涉及一种基于FPGA的有源配电网实时仿真器参数配置通用化方法。

背景技术

随着分布式电源、储能装置、微电网等各种配电侧资源的广泛接入，有源配电网的组织形态和运行特征发生了较为深刻而持久地变化。有源配电网的这些变化使其在规划设计、运行优化、保护控制、仿真分析等方面与传统配电系统相比均存在较大的差异与挑战。在仿真计算层面，有源配电系统中广泛接入的各种分布式电源、储能、电力电子装置等新型设备使得其自身的动态特性更加复杂，针对传统配电网的稳态仿真分析已不能满足需求，需要借助精细的暂态仿真来深入了解有源配电网的运行机理与动态特征。在此基础上，有源配电网详细动态特性的分析与研究还需要实现实时仿真的功能需求，尤其是对各种控制器、保护装置、智能终端、新型能量管理系统等的试验、测试均需要在硬件在环(hardware-in-the-loop，HIL)的环境中进行。目前，国外开发的商业实时仿真器有RTDS、ARENE、HYPERSIM、NETOMAC、RT-LAB等，这些实时仿真器全部采用DSP(Digital SignalProcessor)、CPU(Central Processing Unit)、PowerPC等串行处理器作为底层硬件计算资源，通过多个处理器的并行计算，从而达到实时仿真的计算能力。

有源配电网复杂的网络结构和庞大的系统规模对实时仿真器的仿真精度、计算速度、硬件资源等提出了新的挑战。在有源配电网中，电力电子开关具有高频的开关特性，对该类元件的仿真需要较小的仿真步长；分布式电源及储能元件自身的控制器、电力电子变流器的控制器等建模进一步增加了系统的仿真规模，给硬件计算资源带来了较大的负担。基于串行处理器的实时仿真器囿于信号处理速度、物理结构的限制，实时仿真计算能力较为有限，同时，多个处理器之间数据的传输延时限制了仿真步长的选择与数值稳定性。

FPGA具有大量并行底层结构，分布式内存，可实现深度并行计算；同时采用流水线操作的方式，提高了数字信号的处理速度。FPGA自身的I/O资源丰富，包括全双工LVDS通道、用户自定义I/O接口、高速收发器等，可实现大量数据的板级交互。随着FPGA技术的发展，其集成的高速收发器可实现14.1Gbps的数据传输速率，使得多FPGA之间的高速通讯成为可能，为大规模有源配电网实时仿真的奠定了坚实的基础。

编译时间是基于FPGA的系统设计和产品开发时需要考虑的重要因素，编译时间主要受FPGA设计的规模以及计算机性能的影响。对于基于FPGA的有源配电网实时仿真器，随着仿真的有源配电网规模不同，编译一次会花费1-3小时。如果将实时仿真器设计通用化，使实时仿真器本身不再因算例变化而变化，每次修改算例中元件参数以及更换算例无需再更改仿真器设计进而无需再进行重新编译，则可提高仿真器的通用性，节省用户时间。

发明内容

本发明所要解决的技术问题是，提供一种修改算例参数以及更换算例无需重新进行全编译的基于FPGA的有源配电网实时仿真器参数配置通用化方法。

本发明所采用的技术方案是：一种基于FPGA的有源配电网实时仿真器参数配置通用化方法，包括如下步骤：