[发明专利]半导体结构

说明书

本发明的一些实施例揭露一种半导体结构。所述半导体结构包含：第一标准单元；和第二标准单元；其中沿着第一方向的所述第一标准单元的单元宽度大体上相同于沿着所述第一方向的所述第二标准单元的单元宽度，且沿着垂直于所述第一方向的第二方向的所述第一标准单元的单元高度大体上大于沿着所述第二方向的所述第二标准单元的单元高度。

技术领域

本发明实施例涉及半导体结构。

背景技术

通常，在集成电路的设计中，使用具有固定功能的标准单元(standard cell)。经预设计的标准单元存储于单元库中。当设计集成电路时，从单元库检索标准单元且将标准单元放置到集成电路布局上的所要位置中。接着执行布线以将标准单元彼此连接。

发明内容

本发明的实施例揭露一种半导体结构，其包括：第一标准单元，其包含布置于其中的多个栅极条带；和第二标准单元，其包含布置于其中的多个栅极条带；其中沿着第一方向的所述第一标准单元的单元宽度大体上相同于沿着所述第一方向的所述第二标准单元的单元宽度；且其中所述第一标准单元的所述单元宽度是根据布置于所述第一标准单元中的所述栅极条带的数目而确定，且所述第二标准单元的所述单元宽度是根据布置于所述第二标准单元中的所述栅极条带的数目而确定；且所述第一标准单元或所述第二标准单元的可驱动性取决于沿着垂直于所述第一方向的一第二方向的所述第一标准单元或所述第二标准单元的对应单元高度。

本发明的实施例揭露一种半导体标准单元结构，其包括：n型有源区域和p型有源区域，其沿着第一方向并排地放置；和多个栅极条带，其沿着垂直于所述第一方向的第二方向从所述半导体标准单元结构的底部延伸到所述半导体标准单元结构的顶部；其中根据俯视图来看，所述栅极条带中的每一个越过所述n型有源区域或所述p型有源区域中的一种类型。

本发明的实施例揭露一种半导体结构，其包括：第一标准单元，其包含：n型有源区域和p型有源区域，其沿着第一方向并排地放置；和多个栅极条带，其沿着垂直于所述第一方向的第二方向从所述第一标准单元的底部延伸到所述第一标准单元的顶部，其中根据俯视图来看，所述栅极条带中的每一个越过所述第一标准单元的所述n型有源区域或所述p型有源区域中的一种类型；和第二标准单元，其包含：n型有源区域和p型有源区域，其沿着所述第一方向并排地放置；和多个栅极条带，其沿着所述第二方向从所述第二标准单元的底部延伸到所述第二标准单元的顶部，其中根据所述俯视图来看，所述栅极条带中的每一个越过所述第二标准单元的所述n型有源区域或所述p型有源区域中的一个；其中所述第一标准单元中的所述栅极条带的数目大体上相同于所述第二标准单元中的所述栅极条带的数目。

附图说明

当结合附图阅读时，从以下实施方式最佳地理解本揭露的方面。应注意，根据工业标准操作规程，各种特征未按比例绘制。事实上，可出于论述清楚起见而任意地增大或减小各种特征的尺寸。

图1为集成电路布局的布局图；

图2为根据本揭露的实施例的标准单元的布局图；

图3为根据本揭露的实施例的标准单元的布局图；

图4为根据本揭露的实施例的标准单元的布局图；

图5为根据本揭露的实施例的集成电路布局的布局图；

图6为根据本揭露的实施例的集成电路布局的布局图；

图7为根据本揭露的实施例的绘示NAND(负AND)单元的示意图和NAND单元的集成电路布局的对应布局图的图解；

图8为根据本揭露的实施例的绘示4路NAND单元的示意图和4路NAND单元的集成电路布局的对应布局图的图解；且

图9为根据本揭露的实施例的绘示发射栅极的示意图和发射栅极的集成电路布局的对应布局图的图解。

具体实施方式