[发明专利]基于FPGA的信号带通滤波处理方法及系统

说明书

本申请揭示了一种基于FPGA的信号带通滤波处理方法及系统，该方法包括：在FPGA中根据输入信号获取正交解调信号；对正交解调信号进行CIC抽取滤波，得到初始滤波信号；对初始滤波信号再次进行FIR滤波，得到目标滤波信号。本申请通过数字方法实现正交解调和滤波，并利用CIC滤波和FIR补充滤波级联，既缓解了模拟电路设计的压力，提高了正交解调的精度，又极大的节约了FPGA的资源开销。

技术领域

本发明属于信号带通滤波处理领域，涉及一种基于FPGA的信号带通滤波处理方法及系统。

背景技术

在特定的工作环境下，需要对特定频率的工作信号进行滤波，以减少噪声的影响。而这种允许特定频段的波通过同时屏蔽其他频段的设备即为带通滤波器。由于带通滤波器设计复杂，因此人们采用信号正交解调加低通滤波的方式，来实现带通滤波效果。

在传统领域中一般采用模拟电路对数据进行正交和滤波，再配合有限冲激响应数字(Finite Impulse Response，简称：FIR)低通滤波器来实现带通的功能。

虽然这种方法一定程度上优化了数据处理流程，但还是存在以下几个问题：(1)FIR低通滤波器是由用多阶乘加和来实现，该方法对于乘法器有限的FPGA(全称：Field－Programmable Gate Array，中文：现场可编程门阵列)而言是一种极大的资源浪费；(2)在滤波效果而言，FIR在较少的系数下，很难实现窄带宽的低通滤波器。

发明内容

为了解决相关技术中的问题，本申请中提供了一种基于FPGA的信号带通滤波处理方法及系统，具体技术方案如下：

第一方面，提供了一种基于FPGA的信号带通滤波处理方法，其特征在于，所述方法应用于FPGA中，所述方法包括：

根据输入信号获取正交解调信号；

对所述正交解调信号进行级联积分梳状(英文：Cascade Integrator Comb，CIC)抽取滤波，得到初始滤波信号；

对所述初始滤波信号再次进行FIR滤波，得到目标滤波信号。

可选的，所述根据输入信号获取正交解调信号，包括：

根据预存在所述FPGA中的输入信号与正交解调信号之间的对应关系，查找出与所述输入信号对应的正交解调信号；

或者，

将所述输入信号与预定的三角函数进行同采样率相乘，得到所述正交解调信号。

可选的，所述输入信号为x_n(t)＝cos(w₀t+w₀(n-1)τ)，所述三角函数分别为：2sin(w₁t)和2cos(w₁t)，所述正交解调信号的实部值和虚部值分别为：

Del＝sin[(w₁+w₀)t+w₀(n-1)τ]+sin[(w₁-w₀)t-w₀(n-1)τ]；

DeR＝cos[(w₁+w₀)t+w₀(n-1)τ]+cos[(w₁-w₀)t-w₀(n-1)τ]；

其中，w₀为所述输入信号的频率，τ为采样间隔，w₁为带通滤波器的通带中间频率。

可选的，所述FIR补偿滤波模块为16通道复用的三系数滤波器，所述对所述初始滤波信号再次进行FIR滤波，包括：