[发明专利]分裂栅结构的制造方法在审
申请号: | 201811231545.8 | 申请日: | 2018-10-22 |
公开(公告)号: | CN111081537A | 公开(公告)日: | 2020-04-28 |
发明(设计)人: | 罗泽煌;张文文;许超奇 | 申请(专利权)人: | 无锡华润上华科技有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L29/423 |
代理公司: | 广州华进联合专利商标代理有限公司 44224 | 代理人: | 邓云鹏 |
地址: | 214028 江苏省无*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 分裂 结构 制造 方法 | ||
本发明涉及一种分裂栅结构的制造方法,包括:在晶圆表面形成沟槽;向沟槽内填充多晶硅;以设计厚度在沟槽内的多晶硅表面形成掩膜层;定量刻蚀所述掩膜层,刻蚀掉的厚度至少为所述设计厚度,以使得表面为平面的多晶硅表面裸露、且多晶硅表面凹陷部的掩膜层因厚度大于所述设计厚度而残留并作为形貌调整掩膜;向下刻蚀沟槽内的多晶硅,直至所述形貌调整掩膜从多晶硅上脱离;将脱离的形貌调整掩膜移除,沟槽内的多晶硅作为分裂栅的底层多晶硅。本发明的形貌调整掩膜在刻蚀多晶硅的过程中作为刻蚀的阻挡结构,使得凹陷处多晶硅的刻蚀速度小于其他位置多晶硅的刻蚀速度,从而最终获得表面较为平坦的底层多晶硅。
技术领域
本发明涉及半导体制造领域,特别是涉及一种分裂栅结构的制造方法。
背景技术
在分裂栅(Split Gate)的制程中,需要在沟槽(Trench)底部形成较为平坦的底层多晶硅20(参见图1),该底层多晶硅20通常是由填满了沟槽的多晶硅20(参见图2)回刻所形成。
然而,图2的多晶硅20中部通常会形成缝隙21,缝隙21具体为多晶硅的合拢处,但充斥有大量空洞。因此,多晶硅20在刻蚀过程中会受到负载效应/邻接效应影响,导致最终形成的底层多晶硅20的表面不平坦(参见图3a、图3b)。并且,对于一块形成有多个分裂栅结构的晶圆,每个分裂栅的底层多晶硅20表面的平坦程度都可能不尽相同,参见图7。
发明内容
基于此,有必要提供一种能够形成较为平坦的底层多晶硅表面的分裂栅结构的制造方法。
一种分裂栅结构的制造方法,包括:在晶圆表面形成沟槽;向沟槽内填充多晶硅;以设计厚度在沟槽内的多晶硅表面形成掩膜层,形成在沟槽内多晶硅表面凹陷部的掩膜层厚度大于多晶硅表面为平面的其他位置的掩膜层厚度;定量刻蚀所述掩膜层,刻蚀掉的厚度至少为所述设计厚度,以使得表面为平面的多晶硅表面裸露、且多晶硅表面凹陷部的掩膜层因厚度大于所述设计厚度而残留并作为形貌调整掩膜;向下刻蚀沟槽内的多晶硅,直至所述形貌调整掩膜从多晶硅上脱离;将脱离的形貌调整掩膜移除,沟槽内的多晶硅作为分裂栅的底层多晶硅。
在其中一个实施例中,还包括:在所述底层多晶硅上形成绝缘层;在所述沟槽内形成所述绝缘层上的上层多晶硅。
在其中一个实施例中,所述掩膜层是氧化硅层。
在其中一个实施例中,所述设计厚度为600埃。
在其中一个实施例中,所述绝缘层为氧化硅层。
在其中一个实施例中,所述以设计厚度在沟槽内的多晶硅表面形成掩膜层的步骤是通过淀积工艺形成氧化硅层作为掩膜层。
在其中一个实施例中,所述在晶圆表面形成沟槽的步骤之后、所述向沟槽内填充多晶硅的步骤之前,还包括在所述沟槽的内表面形成氧化硅层的步骤,所述向沟槽内填充多晶硅是填充于覆盖了氧化硅层的沟槽内。
在其中一个实施例中,所述向沟槽内填充多晶硅的步骤之后、所述以设计厚度在沟槽内的多晶硅表面形成掩膜层的步骤之前,还包括对多晶硅进行回刻的步骤。
在其中一个实施例中,所述对多晶硅进行回刻采用各向同性的刻蚀剂。
在其中一个实施例中,所述向下刻蚀沟槽内的多晶硅的步骤采用各向同性的刻蚀剂。
在其中一个实施例中,所述在晶圆表面形成沟槽的步骤形成的沟槽的深宽比大于2。
上述分裂栅结构的制造方法,通过在沟槽内的多晶硅表面形成掩膜层,然后定量刻蚀该掩膜层,可以在多晶硅表面的凹陷处根据凹陷深度形成大小自调整的形貌调整掩膜,该形貌调整掩膜在刻蚀多晶硅的过程中作为刻蚀的阻挡结构,使得凹陷处多晶硅的刻蚀速度小于其他位置多晶硅的刻蚀速度,从而最终获得表面较为平坦的底层多晶硅。
附图说明
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡华润上华科技有限公司,未经无锡华润上华科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811231545.8/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造