[发明专利]半导体元件

说明书

一种半导体元件，包含第一鳍、第二鳍、隔离栅极及虚设介电栅极。第一及第二鳍沿第一方向延伸。隔离栅极沿第二方向延伸且与第一鳍交叉。隔离栅极包含导电材料。虚设介电栅极自隔离栅极的一端起沿第二方向延伸，且与第二鳍重叠。

技术领域

本揭露是关于半导体元件。

背景技术

半导体集成电路(integrated circuit；IC)产业已经历指数发展。集成电路材料及设计的技术进展已产生多代集成电路，每一代皆别前代具有更小及更复杂的电路。在集成电路进化过程中，功能密度(亦即，单位晶片面积的互连元件数目)大致已增大，而几何形状尺寸(亦即，可通过使用制作制程产生的最小组件(或线路))已减小。此按比例缩小制程一般通过提高生产效率及降低相关成本而提供益处。

发明内容

在部分实施例中，半导体元件包含第一鳍、第二鳍、隔离栅极及虚设介电栅极。第一及第二鳍沿第一方向延伸。隔离栅极沿第二方向延伸，且与第一鳍交叉。隔离栅极包含导电材料。虚设介电栅极自隔离栅极的一端起沿第二方向上延伸，且与第二鳍重叠。

附图说明

本揭露的态样在结合附图阅读以下详细说明时得以最清晰地理解。应注意，依据产业中的标准惯例，各种特征并非按比例绘制。事实上，各种特征的尺寸可任意增大或减小，以便于论述明晰。

图1是一示例性鳍式场效晶体管元件的一立体图；

图2绘示一互补式金氧半导体配置中的鳍式场效晶体管的剖面图；

图3绘示本揭露的部分实施例中的一标准(standard；STD)单元阵列的布局的一俯视图；

图4A图示根据本揭露的部分实施例的各种逻辑栅极的电路示意图；

图4B绘示根据本揭露的部分实施例的对应于图4A中图示的逻辑栅极的一布局的一俯视图；

图5至图8绘示一半导体元件的不同的剖面图，半导体元件具有如图4B中图示的布局；

图9A、图10A、图11A、图12A、图13A及图14A是根据本揭露的部分实施例而对应于图4B中的剖线5-5在制造半导体元件的各种阶段的示例性剖面图；

图9B、图10B、图11B、图12B、图13B及图14B是根据本揭露的部分实施例而对应于图4B中的剖线6-6在制造半导体元件的各种阶段的示例性剖面图；

图9C、图10C、图11C、图12C、图13C及图14C是根据本揭露的部分实施例而对应于图4B中的剖线9-9在制造半导体元件的各种阶段的示例性剖面图；

图15是依据本揭露的部分实施例的制造一半导体元件的一方法的流程图；以及

图16及图17绘示根据本揭露的部分实施例的各种正反器(flip-flop)单元的电路示意图。

具体实施方式

以下揭露提供众多不同实施例或实例以用于实施本案提供标的的不同特征。下文描述组件及配置的特定实例以简化本揭露。当然，此仅系实例，并非意欲限制。例如，下文描述中第一特征于第二特征上方或之上的形成可包含第一特征与第二特征直接接触而形成的实施例及亦可包含第一特征与第二特征之间可能形成额外特征，以使得第一特征与第二特征不可直接接触的实施例。此外，本揭露可在各种实例中重复参考数字及/或字母。此重复系以简单与明晰为目的，且其自身不规定本文论述的各种实施例及/或配置之间的关系。