[发明专利]基于固态硬盘的大数据中加速人工智能计算的系统及方法

说明书

本发明提供了一种基于固态硬盘的大数据中加速人工智能计算的系统，包括固态硬盘，所述固态硬盘内设置集成电路芯片，其创新点在于：所述集成电路芯片由中央微处理器和硬件算法模块集成，所述硬件算法模块采用嵌入式可编程逻辑门阵列模块实现。本发明在固态硬盘中主控芯片中，利用嵌入式现场可编程门阵列方式来实现硬件加速人工智能运算,第一可以解决以显示卡作为人工智能运算造成的高耗电问题，第二解决以纯硬件实现人工智能算法所造成的低弹性问题，第三解决在计算机主机端执行人工智能运算造成的高速串行计算机扩展总线高带宽需求问题。

技术领域

本发明涉及智能计算技术领域，尤其涉及一种基于固态硬盘的大数据中加速人工智能计算的系统，以及涉及一种固态硬盘的大数据中加速人工智能计算的方法。

背景技术

现行的人工智能算法，常见的有1. 借助显示适配器做人工智能运算， 2. 利用硬件加速做人工智能运算，方法1有个主要缺点是耗电过于庞大，因显示适配器并不是特别针对人工智能运算特别设计的。方法2主要缺点则是因算法用硬件实作失去弹性而导致在人工智能的应用上遭受限制。另外方法1与2则都有共通缺点，由于需要对大数据数据存取并做计算，可知将占用极大量高速串行计算机扩展总线(PCIe)的总线带宽，这在云端运算中则会大大降低整个系统的效能。

在现有技术中，中国专利CN103413164B公开了一种在智能芯片内用嵌入式可编程逻辑门阵列实现加解密功能的方法，该技术方案提到，一种实现数据加解密功能的装置，所述装置包括系统总线、信道、嵌入式微控制器和智能卡接口模块，其中，所述装置还包括由解密模块和加密模块组成的硬件加解密算法模块，所述的实现数据加解密功能的装置，其中，采用嵌入式可编程逻辑门阵列模块作为所述硬件加密算法模块。该技术方案披露其主要解决的是用软件实现数据（加解密）算法时运行速度慢的问题，而该技术方案中并没有提到如何进行硬件算法的加速。

传统的嵌入式可编程逻辑门阵列模块是由组合逻辑单元和时序逻辑单元所组成的最小单元进组合后生成的门阵列模块。对比文件1上述列出的技术方案主要的运算基础是组合逻辑单元，因此，上述方案的采用将几乎不起作用的时序逻辑单元从嵌入式可编程逻辑门阵列模块中去除，以达到减少嵌入式可编程逻辑门阵列模块的面积，提高存放资源。

中国专利CN100369017C公开了一种静态随机存储器可编程门阵列芯片的加密装置及加密方法，该发明的加密装置包括一片FLASH FPGA芯片以及在FLASH FPGA和SRAMFPGA中实现的握手电路以及在FLASH FPGA芯片中，将剩余逻辑用于实现系统功能中的部分低速逻辑，以进一步提高系统的安全性。该发明是基于静态随机存储器的可编程逻辑门芯片的加密方法，因此，其不可避免的会具有静态随机存储器的缺陷，如当其掉电时，其内部存储的信息就丢失了，在此上电之后需要重新进行信息的加载，这会在无形中增加加密过程的时间，不适合高速的数据通信系统。

发明内容

为克服现有技术中存在的耗电过于庞大、以及因算法用硬件实作失去弹性而导致在人工智能的应用上遭受限制的问题，本发明提供了一种基于固态硬盘的大数据中加速人工智能计算的系统及方法。

本发明采用的技术方案为：一种基于固态硬盘的大数据中加速人工智能计算的系统，包括固态硬盘，所述固态硬盘内设置集成电路芯片，其特征在于：所述集成电路芯片由中央微处理器和硬件算法模块集成，所述硬件算法模块采用嵌入式可编程逻辑门阵列模块实现。

于本发明的一实施例中，所述系统还包括一计算机主机，所述计算机主机根据所述嵌入式可编程逻辑门阵列模块资源生成配置文件。

于本发明的一实施例中，所述集成电路芯片还包括一数据单元和一程序单元，所述中央微处理器对所述数据单元和所述程序单元进行数据的读写操作。

于本发明的一实施例中，所述硬件算法模块采用的所述嵌入式可编程逻辑门阵列模块实现其被写入高速算法，以进行高速复杂的数据处理模式。