[发明专利]栅极驱动电路及其控制方法、显示装置

权利要求书

1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括多个驱动子电路；每个驱动子电路具有一个地址数据；

所述栅极驱动电路还包括M个解码子电路；每个所述解码子电路具有K个信号输入端以及2^K个信号输出端；所有所述解码子电路的多个信号输入端用于依次接收一所述驱动子电路的地址数据中的N个地址编码；所述解码子电路用于对接收到的K个地址编码进行解码，并选通一个所述信号输出端输出有效信号；4≤M＜N；K＝N/M；K≥2；M、N、K为正整数；

每个所述驱动子电路与每一个所述解码子电路的一个所述信号输出端相连接，且不同的所述驱动子电路所连接的多个所述信号输出端不完全相同；所述驱动子电路用于在其所连接的信号输出端均输出有效信号时，输出行驱动信号。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述解码子电路的每个信号输入端连接一条第一输入地址线，每一条所述第一输入地址线用于接收一个地址编码；

所述解码子电路包括K个第一反相器以及2^K个选通门；

每个所述第一反相器的输入端连接一条所述第一输入地址线，输出端连接一条第二输入地址线；不同所述第一反相器连接的所述第一输入地址线和所述第二输入地址线不同；

每个所述选通门的第一输入端与一条所述第一输入地址线或一条所述第二输入地址线相连接，第二输入端与一条所述第一输入地址线或一条所述第二输入地址线相连接；不同的选通门连接的所述第一输入地址线和所述第二输入地址线不完全相同；所述选通门的输出端作为所述解码子电路的一个所述信号输出端；

所述选通门用于对该选通门的第一输入端和第二输入端上提供的信号进行逻辑运算，根据运算结果向其输出端输出有效或无效信号。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述选通门为与非门、或非门、与门，或者，或门。

4.根据权利要求1-3任一项所述的栅极驱动电路，其特征在于，所述驱动子电路包括输入子电路、显示控制子电路以及第一功率放大子电路；

所述输入子电路与每个所述解码子电路的一个所述信号输出端以及所述显示控制子电路相连接；所述输入子电路用于在该输入子电路所连接的所述信号输出端均输出有效信号时，向所述显示控制子电路提供传输控制信号；

所述显示控制子电路还与时钟信号端、显示控制端以及第一功率放大子电路相连接，所述显示控制子电路用于在所述传输控制信号的控制下，对所述时钟信号端和所述显示控制端的信号进行逻辑运算，并将运算结果传输至所述第一功率放大子电路；

所述第一功率放大子电路用于对所述显示控制子电路输出的运算结果进行放大并作为第一行驱动信号输出。

5.根据权利要求4所述的栅极驱动电路，其特征在于，在所述解码子电路包括选通门，所述选通门为第一与非门的情况下，所述输入子电路包括或非门和第二反相器；

所述或非门具有多个输入端，每个输入端与每个所述解码子电路的一个所述信号输出端相连接，所述或非门的输出端与所述第二反相器的输入端相连接；

所述第二反相器的输出端与所述显示控制子电路相连接。

6.根据权利要求4所述的栅极驱动电路，其特征在于，所述显示控制子电路包括传输门、第二与非门、第三反相器；

所述传输门的控制端与所述输入子电路相连接，所述传输门的输入端与所述时钟信号端相连接，输出端与第二与非门的第一输入端相连接；

所述第二与非门的第二输入端与显示控制端相连接，输出端与所述第三反相器的输入端相连接；

所述第三反相器的输出端与所述第一功率放大子电路相连接。

7.根据权利要求6所述的栅极驱动电路，其特征在于，所述第一功率放大子电路包括第四反相器、第五反相器；

所述第四反相器的输入端与所述第三反相器的输出端相连接，所述第四反相器的输出端与所述第五反相器的输入端相连接；

所述第五反相器的输出端作为所述驱动子电路的第一输出端，所述第一输出端用于输出所述第一行驱动信号；

其中，所述第四反相器、所述第五反相器的尺寸大于所述第三反相器的尺寸。