[发明专利]混合型流水线ADC结构有效
申请号: | 201811241098.4 | 申请日: | 2018-10-24 |
公开(公告)号: | CN109462402B | 公开(公告)日: | 2022-08-16 |
发明(设计)人: | 贾华宇;马珺;杜知微 | 申请(专利权)人: | 太原理工大学 |
主分类号: | H03M1/38 | 分类号: | H03M1/38 |
代理公司: | 太原科卫专利事务所(普通合伙) 14100 | 代理人: | 朱源;武建云 |
地址: | 030024 *** | 国省代码: | 山西;14 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 混合 流水线 adc 结构 | ||
1.一种混合型流水线ADC结构,其特征在于:包括1个传统4位MDAC,1个过零比较器,5个混合时间域量化器,1个数字校准模块;
所述MDAC输出端与过零比较器连接,所述过零比较器输出端依次连接5个混合时间域量化器,5个混合时间域量化器的输出端分别与数字校准模块的输入端连接,所述数字校准模块输出端与MDAC输入端双向连接;
所述过零比较器中进行电压-时间转换过程采用3个时钟相位,采样和反馈电容同时进行放电;
输入混合流水线ADC的信号首先通过采样保持电路之后,输入第1级MDAC,输入MDAC的为电压信号;MDAC对输入的电压信号进行放大,再通过过零比较器进行电压-时间转换,使得输入后级的信号为时间域信号;输入时间量化器1的信号为放大之后的时间域信号,是模拟量信号,时间量化器1对输入的模拟量信号进行AD转换,产生2.5位数字输出,没有被转换的模拟信号与输入时间量化器1的模拟信号通过比较器进行余量放大,作为后级的输入;输入时间量化器2的信号为余量放大之后的时间域模拟量信号,再次进行与时间量化器1同样的工作过程;每个时间量化器的数字输出,通过数字校准模块输出的数字信号,继而得到总的输入模拟信号转换之后的完整数字信号。
2.根据权利要求1所述的混合型流水线ADC结构,其特征在于:所述时间域量化器采用1个电容DAC代替时间域的DAC。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于太原理工大学,未经太原理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811241098.4/1.html,转载请声明来源钻瓜专利网。