[发明专利]用于量子集成电路的基板转移的单晶电介质

说明书

一种用于制造用于量子集成电路(特别是超导量子集成电路)的电容器结构的方法，包括：提供第一晶圆结构，第一晶圆结构包括第一基板；提供第二晶圆结构，第二晶圆结构包括第二基板、第二基板上的异质结构，所述异质结构包括埋设的蚀刻停止层、蚀刻停止层上的电介质层以及沉积在异质结构的蚀刻停止层上的第二金属膜；通过使用第二金属膜作为粘合介质将第一晶圆结构和第二晶圆结构粘合在一起，从而形成夹在第一基板和第二基板之间的粘合层叠层，所述粘合层叠层包括所述埋设的蚀刻停止层、电介质层和第二金属膜；从第二晶圆结构剥离第二基板，在埋设的蚀刻停止层上停止；从粘合层叠层选择性地移除埋设蚀刻停止层，从而暴露第二晶圆的电介质层；在第二晶圆的暴露的电介质层上形成顶部电极层；将多个平行沟槽构图到第二金属膜中；其中构图步骤要么是在粘合步骤之前执行的，要么是在顶部电极层形成之后执行的，其中平行沟槽延伸通过顶部电极层和粘合层叠层。

技术领域

本公开涉及一种低损耗电容器结构和用于制造用于量子集成电路的低损耗 电容器结构的方法。

背景技术

量子计算预期彻底改革计算的某些方面；然而，这样的系统的发展目前受 到现代微制造和纳米制造技术中的限制(特别是关于典型的薄膜材料的电介质 损耗的限制)的阻碍。例如，大部分通用量子计算机是需要数百万个量子位来 解决实际问题并且需要它们对数百万个门无错误地操作的门模型量子计算机。 没有物理量子位预期会具有如直接完成这样的计算所需的大约10^-12或更好的错 误率，因此通用量子计算机需要是容错的：它们必须能够在不改变最终后果的 情况下检测并校正偶尔错误。对于这的解决方案是量子纠错码。量子纠错像经 典的纠错码那样工作，因为它使用多个物理量子位来以物理量子位上的错误可 以被检测到并且被校正的这样的方式对单个逻辑量子位进行编码。然而，量子 纠错更加困难，因为存在两种类型的错误：位翻转错误和相位翻转错误。另外， 重要的是能够在不测量逻辑量子位状态的情况下检测错误，因为这将会将量子 位状态投射到基础状态中的一个并且使计算中断。对于在其之上错误的发生快 于它们可以被校正的物理量子位，每个纠错码具有阈值——最大错误率。在实 践中，可取的是具有远低于阈值的错误率，因为纠错所需的资源在阈值附近急 剧增加。对于可扩展量子逻辑的发展关键的是在保持低损耗、因此相对应地高 的相干性的同时构成高密度量子位阵列。超导量子位制造中的关键挑战——充 分地构建集成式的并且最终基于芯片的量子计算机的最有前途的平台——是在 保持低电介质损耗、因此长相干性时间的同时构成高密度量子位阵列。

应理解的是，损耗角在这里是没有单位地给出的。这于是对应于以弧度为 单位测量损耗角。而且，损耗角正切是无量纲量。很好地理解的是，对于小的 损耗角，如通过正切函数的泰勒展开可以证明的，损耗角正切(其是无量纲损 耗角的正切)被损耗角本身很好地逼近，从而得到δ≈δ，其中δ是损耗角，tanδ 是损耗角正切。低损耗晶体电介质层应被理解为具有低于10^-6的损耗角或损耗 角正切的晶体电介质层。

基于Josephson结的超导量子位是用于可扩展量子计算的最有前途的平台之 一。Transmon量子位被展示在单个芯片上具有在容错阈值附近游动并且实现校 正位翻转错误、而不是相位翻转的部分纠错码的多个量子位。然而，在这些系 统中对于可扩展性仍存在障碍。