[发明专利]用于执行数字同或运算的方法及硬件单元及神经网络

说明书

本发明阐述一种执行数字同或运算的硬件单元及方法及神经网络。所述硬件单元包括输入线、多对磁性结、输出晶体管以及与所述输出晶体管耦合的至少一个选择晶体管。所述输入线接收所述输入信号及所述输入信号的补数。所述磁性结存储所述权重。每一个磁性结包括参考层、自由层及位于所述参考层与所述自由层之间的非磁性分隔层。所述自由层具有稳定磁性状态且能够利用自旋转移力矩和/或自旋轨道相互作用力矩进行编程。一对磁性结中的第一磁性结接收所述输入信号。所述一对磁性结中的第二磁性结接收输入信号补数。所述输出晶体管与磁性结耦合，以使每一对磁性结形成分压器。所述输出晶体管形成感测放大器。

技术领域

本发明概念涉及一种用于对输入信号与权重执行数字同或的硬件单元及方法。

背景技术

涉及深度学习神经网络(Neural Network，NN)或神经形态计算(例如，图像识别、自然语言处理以及更一般的各种图案匹配或分类任务)的应用正迅速变得与通用计算一样重要。神经网络的基本计算元素(或神经元)将一组输入信号乘以一组权重并对乘积求和。因此，神经元执行向量矩阵乘积或乘法累加(multiply-accumulate，MAC)运算。神经网络一般包括大量互连的神经元，每个神经元均执行乘法累加运算。因此，神经网络的操作是计算密集型的。

可通过提高乘法累加运算的效率来提高神经网络的性能。将期望在本地存储权重以降低动态随机存取存储器(dynamic random access memory，DRAM)存取的功率及频率。还可能期望以数字形式执行乘法累加运算以帮助减少噪音及工艺变化(processvariability)。二进制神经元可能够实现这些目标。已表明，可通过同或(XNOR)运算来构建可行的二进制神经元。这种同或神经元的权重w在数学上为1及-1，且以数字形式被表示为1及0。信号x同样是1及-1，且由1及0以数字形式表示。只有当x及w二者均为1、以及x及w二者均为-1(布尔表示形式中的0)时，乘法运算p_i＝w_ix_i的结果才是正的。这恰好是异或(XOR)运算的逻辑否定形式(同或)。因此，可通过同或逻辑单元来完成各别权重与信号的乘积。给定神经元的完整乘法累加运算被表示为或以布尔项sum＝2Count(XNOR(w,x))-n来表示。计数(count)操作对同或表达式的非零结果的数目进行计数，且n是神经元的输入的总数目。接着依据偏差对结果进行阈限(threshold)，从而得出神经元的高输出或低输出。整个过程是数字化的。没有引起与模拟处理相关联的信息丢失。

尽管对于相同水平的总体准确性而言，这种二进制网络需要比模拟(或多位数字)网络实质上更多的神经元，然而当减少噪声以及免于出现工艺变化是至关重要的目标时，纯数字实施方式可为所期望的。因此，期望一种改善的同或逻辑单元来增强数字神经网络的运算或其他逻辑运算。

发明内容

本发明阐述一种执行输入信号与权重的数字同或运算的硬件单元及方法。所述硬件单元包括输入线、多对磁性结、输出晶体管及至少一个选择晶体管。所述输入线接收所述输入信号及输入信号补数。所述多对磁性结与所述输入线耦合且存储所述权重。每一对磁性结包括第一磁性结及第二磁性结。每一个磁性结包括参考层、自由层及位于所述参考层与所述自由层之间的非磁性分隔层。所述自由层具有多个稳定磁性状态且能够利用自旋转移力矩(spin-transfer torque，STT)与自旋轨道相互作用力矩(spin-orbit interactiontorque，SOT)中的至少一者进行编程。所述第一磁性结接收所述输入信号。所述第二磁性结接收所述输入信号补数。所述输出晶体管与所述磁性结耦合以使每一对磁性结形成分压器。所述输出晶体管形成感测放大器。所述至少一个选择晶体管与所述多个输出晶体管耦合。

所述硬件单元可以数字方式且高效地执行同或运算，且可对全局处理变化不敏感。