[发明专利]数据输出电路、包括其的存储装置和存储装置的操作方法

说明书

提供了一种数据输出电路、包括其的存储装置以及存储装置的操作方法。存储装置包括：存储单元阵列，存储输入数据；时钟发生器电路，使用参考时钟产生第一时钟和第二时钟；相位信息发生器电路，将参考时钟的相位与第一时钟和第二时钟中的至少一个时钟的相位进行比较，并且作为比较结果产生相位信息；中间数据发生器电路，基于第一时钟将从存储单元阵列提供的输入数据的一部分串行化以产生多个第一数据，并将输入数据的其余部分串行化以产生多个第二数据，以及使用相位信息选择性地交换多个第一数据和多个第二数据以产生多个中间数据；以及输出数据发生器电路，使用第二时钟将多个中间数据串行化以产生输出数据，并通过一条输出数据线输出所述输出数据。

相关申请的交叉引用

本申请要求于2017年11月21日在韩国知识产权局提交的韩国专利申请No.10-2017-0155877的优先权，其公开内容通过引用整体合并于此。

技术领域

本文所描述的发明构思的示例性实施例涉及一种半导体存储器，更具体地，涉及一种数据输出电路、包括数据输出电路的存储装置以及存储装置的操作方法。

背景技术

半导体存储装置可以分为易失性存储装置和非易失性存储装置。易失性存储装置指的是在断电时丢失存储在其中的数据的存储装置。作为一种易失性存储装置，动态随机存取存储器(DRAM)可以用在诸如移动系统、服务器、图形设备等的各种设备中。

图形双倍数据速率(GDDR)同步动态随机存取存储器(SDRAM)是一种图形卡存储器。GDDR SDRAM可以快速发送和接收数据，以快速执行图形操作。因此，与在个人计算机(PC)等中使用的双倍数据速率(DDR)SDRAM相比，GDDR SDRAM可能需要更宽的带宽。

为了提高GDDR SDRAM的性能，GDDR SDRAM可以使用高时钟频率来驱动数据输出电路。随着时钟频率增大，数据输出电路可以在单位时间内输出更多数据。然而，当时钟频率继续增大时，数据输出的有效裕量可能减小，并且功耗可能增加。

发明内容

根据本发明构思的示例性实施例，一种存储装置包括：存储单元阵列，所述存储单元阵列存储输入数据；时钟发生器电路，所述时钟发生器电路使用参考时钟产生第一时钟和第二时钟；相位信息发生器电路，所述相位信息发生器电路将所述参考时钟的相位与所述第一时钟和所述第二时钟中的至少一个时钟的相位进行比较，并且作为比较结果产生相位信息；中间数据发生器电路，所述中间数据发生器电路使用所述第一时钟将从所述存储单元阵列提供的所述输入数据的一部分串行化以产生多个第一数据，并将所述输入数据的其余部分串行化以产生多个第二数据，以及使用所述相位信息选择性地交换所述多个第一数据和所述多个第二数据，以产生多个中间数据；以及输出数据发生器电路，所述输出数据发生器电路使用所述第二时钟将所述多个中间数据串行化以产生输出数据，并通过一条输出数据线输出所述输出数据。

根据本发明构思的示例性实施例，一种包括存储输入数据的存储单元阵列的存储装置的操作方法包括：使用参考时钟产生第一时钟和第二时钟；产生与所述第一时钟和所述第二时钟相关的相位信息；使用所述第一时钟，将从所述存储单元阵列提供的所述输入数据的一部分串行化以产生多个第一数据，并将所述输入数据的其余部分串行化以产生多个第二数据；使用所述相位信息选择性地交换所述多个第一数据和所述多个第二数据，以产生多个中间数据；以及使用所述第二时钟将所述多个中间数据串行化以产生输出数据，并通过一条输出数据线输出所述输出数据。