[发明专利]移位寄存器单元、栅极驱动电路、显示装置及驱动方法

权利要求书

1.一种移位寄存器单元，包括消隐输入电路、显示输入电路、输出电路和第一控制电路；

其中，所述消隐输入电路被配置为将消隐输入信号提供到上拉控制节点以及将消隐上拉信号提供到上拉节点；

所述显示输入电路被配置为根据显示输入信号将显示上拉信号提供到所述上拉节点；

所述输出电路被配置为在所述上拉节点的电压的控制下，将输出信号提供至移位信号输出端和像素信号输出端；

所述第一控制电路被配置为根据所述显示输入信号将所述移位信号输出端耦接到所述像素信号输出端。

2.根据权利要求1所述的移位寄存器单元，其中，所述第一控制电路包括第一晶体管；

所述第一晶体管的控制极和显示输入信号端耦接以接收所述显示输入信号，所述第一晶体管的第一极和所述移位信号输出端耦接，所述第一晶体管的第二极和所述像素信号输出端耦接。

3.根据权利要求1所述的移位寄存器单元，其中，所述移位寄存器单元还包括第二控制电路；

其中，所述第二控制电路被配置为在第一时钟信号的控制下，将所述移位信号输出端耦接到所述像素信号输出端。

4.根据权利要求3所述的移位寄存器单元，其中，所述第二控制电路包括第二晶体管；

所述第二晶体管的控制极和第一时钟信号端耦接以接收所述第一时钟信号，所述第二晶体管的第一极和所述移位信号输出端耦接，所述第二晶体管的第二极和所述像素信号输出端耦接。

5.根据权利要求1所述的移位寄存器单元，其中，所述消隐输入电路包括：

充电子电路，被配置为根据第二时钟信号将所述消隐输入信号提供到所述上拉控制节点；

存储子电路，被配置为存储所述充电子电路提供的所述消隐输入信号；

隔离子电路，被配置为在所述上拉控制节点的电压和第一时钟信号的控制下，将所述消隐上拉信号提供到所述上拉节点。

6.根据权利要求5所述的移位寄存器单元，其中，

所述充电子电路包括第三晶体管，所述第三晶体管的控制极和第二时钟信号端耦接以接收所述第二时钟信号，所述第三晶体管的第一极和消隐输入信号端耦接以接收所述消隐输入信号，所述第三晶体管的第二极和所述上拉控制节点耦接；

所述存储子电路包括第一电容，所述第一电容的第一极和所述上拉控制节点耦接，所述第一电容的第二极和第一电压端耦接以接收第一电压；

所述隔离子电路包括第四晶体管和第五晶体管，所述第四晶体管的控制极和所述上拉控制节点耦接，所述第四晶体管的第一极和第三时钟信号端耦接以接收第三时钟信号作为所述消隐上拉信号，所述第四晶体管的第二极和所述第五晶体管的第一极耦接，所述第五晶体管的控制极和第一时钟信号端耦接以接收所述第一时钟信号，所述第五晶体管的第二极和所述上拉节点耦接。

7.根据权利要求1所述的移位寄存器单元，其中，所述显示输入电路包括第六晶体管；

所述第六晶体管的控制极和显示输入信号端耦接以接收所述显示输入信号，所述第六晶体管的第一极和第二电压端耦接以接收第二电压作为所述显示上拉信号，所述第六晶体管的第二极和所述上拉节点耦接。

8.根据权利要求1所述的移位寄存器单元，其中，所述输出电路包括第七晶体管、第八晶体管和第二电容；

所述第七晶体管的控制极和所述上拉节点耦接，所述第七晶体管的第一极和第四时钟信号端耦接以接收第四时钟信号作为所述输出信号，所述第七晶体管的第二极和所述移位信号输出端耦接；

所述第八晶体管的控制极和所述上拉节点耦接，所述第八晶体管的第一极和所述第四时钟信号端耦接以接收所述第四时钟信号作为所述输出信号，所述第八晶体管的第二极和所述像素信号输出端耦接；

所述第二电容的第一极和所述上拉节点耦接，所述第二电容的第二极和所述第七晶体管的第二极耦接。