[发明专利]一种基于FPGA的小型异构分布式计算系统

说明书

本发明公开了计算量密集型硬件设计技术领域的一种基于FPGA的小型异构分布式计算系统，包括数据输入模块、数据计算模块和数据回传模块；所述数据输入模块，用于将数据打散重组且以流水线形式成串发送至数据计算模块；所述数据计算模块，用于接收数据输入模块，且用于将数据传输给数据回传模块；所述数据回传模块，用于通过乱序回传数据将前级数据输入模块计算输出结果到来的先后数序进行分组，本发明可以最大程度的发挥FPGA流水计算，吞吐量大的优势，非常适合告密的计算需求；在分布式的核心计算单元采用FPGA级联可配置的策略，来根据具体计算需求来进行配置。

技术领域

本发明涉及计算量密集型硬件设计技术领域，具体为一种基于FPGA的小型异构分布式计算系统。

背景技术

现有的大多数软件开源框架都是基于操作系统的，对于操作系统是来说，它又是基于硬件单元的，而硬件单元中涉及到计算的核心单元是CPU。目前可能根据厂家的不同或者是指令集的不同，CPU可以分为x86、MIPS、POWERPC、ARM等不同架构，但其本质上都是冯氏体系架构，每一次运算都会化简成单条指令的执行，单条指令再经历访存、取指、译码、执行、写回这些最基本的步骤完成其实际的生命周期。因此从微观上角度分析，每一次计算CPU都会进行比较复杂耗时的指令翻译执行过程。不但如此，对于CPU来说，其多条指令间的执行必须按序执行，即下一条指令必须等待上一条指令执行完成才能继续执行，所以微观上累计的耗时计算将导致宏观实时高密度计算的无法满足。虽然针对CPU的计算性能不足，提出了种种譬如分支预测、超标量、超线程、超频等等优化方段，但其仅仅是优化，其最根本的架构问题并未消除。

针对计算量和复杂度剧增的市场需求，GPU也得到了越来越广泛的应用。GPU较于CPU来说，其具有CPU不具备的数据并行能力，能对数据进行分块并行运算，因此有较大的数据吞吐率，能够比较好的的支持类似多媒体、图像、音视频这种大数据量的流式计算。但是GPU目前对大部分应用也是运行在操作系统之上的，也需要和CPU进行交互，其计算过程又在基于CPU框架里绕了一圈，其弊端就显而易见了。此外，更为关键的是，GPU也就仅仅能做数据并行而已，其无法实现深度流水的计算模块，而且进入GPU的数据必须是在一次计算过程中前后没有交叉关系的，一旦数据之间相互关联，就必须等待前一次数据准备完成，才能进入下一次的数据计算。因此虽然实现了数据并行，其实并没有真正使用到，并行的数据必须等之前一次运算的数据完成才能真正进行计算。

现有的分布式计算系统的计算单元采用的式冯氏体系架构的CPU或GPU，其中CPU并不适合作为密集型的数据计算，CPU更适合于任务调度，GPU虽然效率较高，但仍只是数据并行，其指令流水深度仍有限，因此这二者并不适合密集型计算；现有的针对加速的FPGA计算模块均采用高性能FPGA芯片通过PCIE协议级联的方式来组合形成FPGA计算块，这样对于PCB设计、成本等方面的要求都会带来很大要求，此外这种方式对FPGA集成的数量会有限制，而且一旦该集成模块中的单块FPGA发生故障，就会造成整个系统的瘫痪；在分布式计算系统的计算节点，没有采用CPU+NIC的方式接收节点数据。

基于此，本发明设计了一种基于FPGA的小型异构分布式计算系统，以解决上述问题。

发明内容

本发明的目的在于提供一种基于FPGA的小型异构分布式计算系统，以解决上述背景技术中提出的现有的分布式计算系统的计算单元采用的式冯氏体系架构的CPU或GPU，其中CPU并不适合作为密集型的数据计算，CPU更适合于任务调度，GPU虽然效率较高，但仍只是数据并行，其指令流水深度仍有限，因此这二者并不适合密集型计算；现有的针对加速的FPGA计算模块均采用高性能FPGA芯片通过PCIE协议级联的方式来组合形成FPGA计算块，这样对于PCB设计、成本等方面的要求都会带来很大要求，此外这种方式对FPGA集成的数量会有限制，而且一旦该集成模块中的单块FPGA发生故障，就会造成整个系统的瘫痪；在分布式计算系统的计算节点，没有采用CPU+NIC的方式接收节点数据的问题。