[发明专利]方便CSP焊接的侧壁电极增大制作工艺

说明书

本发明公开了一种方便CSP焊接的侧壁电极增大制作工艺，包括：将芯片排列成矩阵结构，所述芯片的电极朝上；将白墙膜与芯片进行热压，定高后放置到氮气烤箱中进行烘烤；对芯片的电极表面的白墙膜进行钻孔，对钻孔后的电极表面进行金属沉积外延生长处理，生长方式为磁控溅射、电镀，电铸或者化学镀中的一种或多种；将荧光膜热压到芯片的出光面上并在控制厚度后，将带有荧光膜的工件放置到氮气烤箱中进行烘烤；使用钻石切割刀或者树脂切割刀切割上述工件得到CSP灯珠。本发明采用金属沉积外延生长的方式对芯片的电极进行延伸扩大，有效解决了的倒装芯片中因电极尺寸小而导致的不易贴片和焊接的问题。

技术领域

本发明涉及芯片封装领域，特别涉及一种浅沟槽隔离结构的制造方法。

背景技术

CSP(Chip Scale Package，芯片级尺寸封装)，它由位于中心的倒装芯片、围绕倒装芯片四周的荧光胶组成。使用时直接将CSP光源通过焊料焊接在基板上即可实现出光，省去焊线工序，因而提高了封装效率。CSP LED最显著的优点是光效高，但目前市面上的CSP灯珠都存在一些问题：

1、倒装芯片受电极的尺寸限制，不易于贴片和焊接操作；

2、芯片电极小，焊接后，灯珠易发生转动；

3、芯片电极尺寸小，因而传热面积也小，导致芯片产生的热量无法及时散出，继而加速了光衰，降低了光源信赖性、安全性，最终使得光源寿命缩短。

发明内容

本发明提供一种方便CSP焊接的侧壁电极增大制作工艺，以解决现有技术中存在的上述技术问题。

为解决上述技术问题，本发明提供一种方便CSP焊接的侧壁电极增大制作工艺，包括：将芯片排列成矩阵结构，所述芯片的电极朝上，芯片的出光面通过固晶膜贴合于定位玻璃上；将预制好的白墙膜与排列好的芯片进行热压，使用定高片对白墙膜定高后，将带有白墙膜和芯片的光罩玻璃放置到氮气烤箱中进行烘烤；对芯片的电极表面的白墙膜进行钻孔，其中，电极表面处的钻孔的开孔面积为电极表面积的1.1～1.5倍，钻孔至完全漏出电极后再继续向下钻孔1-2μm；对钻孔后的电极表面进行金属沉积外延生长处理，外延生长方式为磁控溅射、电镀，电铸或者化学镀中的一种或多种；将荧光膜热压到芯片的出光面上并在控制厚度后，将带有荧光膜的工件放置到氮气烤箱中进行烘烤；使用钻石切割刀或者树脂切割刀切割上述工件得到CSP灯珠。

作为优选，在对芯片表面和相邻两芯片之间的白墙膜进行钻孔之前，还包括：将定位玻璃置于真空吸盘上，并使用塑料板插入固晶膜与定位玻璃之间，从而将固晶膜与定位玻璃分离，接着，将真空吸盘吸附在所述白墙膜上，并将固晶膜与带芯片的白墙膜分离。

作为优选，所述真空吸盘的材质为多空隙陶瓷，并且所述真空吸盘的真空度在100Pa以下。

作为优选，还包括：使用滚轮推动白墙膜，使所述白墙膜紧密贴附于排片膜上。

作为优选，排列芯片时，所述芯片的排列精度为±5μm，角度偏转小于1°，芯片与芯片之间的间距为0.376～0.466mm或0.5～0.52mm。

作为优选，所述固晶膜为两面均涂刷有热解胶的PET膜，所述白墙胶采用有机硅、环氧树脂和二氧化钛中的一种或两种。

作为优选，两次烘烤的温度均为150°，烘烤时间为3h。

作为优选，进行金属沉积外延生长处理时，采用的沉积材料为Cu、Ni、Pt和Au中的一种或多种，沉积的厚度为5～20μm。

作为优选，进行金属沉积外延生长处理时，在芯片的两个电极之间白墙膜进行贴膜或喷涂化学试剂，使白墙膜表面无金属沉积。

作为优选，切割时，采用的切割机为钻石砂轮切割机，转速为10000r/min，切割速度为100mm/s。

与现有技术相比，本发明具有以下优点：