[发明专利]基于CPU+GPU异构平台实现HEVC中熵编码环节的并行处理方法

权利要求书

1.一种基于CPU+GPU异构平台实现HEVC中熵编码环节的并行处理方法，其特征在于：

(1)采用二核或二核以上的CPU和一个GPU卡构成一个CPU+GPU异构计算平台；

(2)在CPU上设置两个线程，分别称为“CPU主线程”和“CPU从线程”；在GPU上设置一个多线程，称为“GPU多线程”；其中“CPU主线程”负责整个编码器系统的计算流程控制，也对“CPU从线程”和“GPU多线程”的调度以及CUP与GPU之间的数据信息交流；“CPU从线程”负责实现对前一帧图像所有待编码数据的最终熵编码环节，“GPU多线程”负责实现对当前帧图像的预测、变换、量化、率失真优化、反量化、反变换、滤波及图像重构；

(3)对于率失真优化过程中对各个CU数据块的熵编码环节，预测、变换、量化环节是由GPU通过“GPU多线程”做并行处理，而且此时是以CU数据块为单元进行计算，在此过程中用“GPU多线程”对每一个CU数据块仍按原串行熵编码算法对该CU数据块中的各个数据进行编码，而对不同的CU数据块进行并行编码，由此实现CU级的并行熵编码，提高该环节的计算效率；

上述方法具体包括以下步骤：

步骤1：从T0时刻开始至T1时间内，首先由CPU端的CPU主线程向GPU端传送视频序列中的第0帧图像数据，并向GPU发出调度指令，启动GPU多线程对第0帧图像进行预测、变换、量化、率失真优化、反量化、反变换及图像重构环节的并行计算；在此期间，CPU主线程与GPU端将有多次的信息交流，CPU主线程会根据GPU端返回的信息所反映的当前GPU端上的GPU多线程的任务执行状况，启动不同的GPU多线程以完成不同环节的处理任务；

当GPU端中的GPU多线程完成第0帧图像的重构计算任务后向CPU主线程返回任务结束标志，CPU主线程收到结束标志后，将GPU多线程产生的第0帧的全部待编码数据传到CPU中；在此期间CPU从线程处于空闲状态；

步骤2：从T1时刻开始至T2时间内，CPU主线程启动CPU从线程由该从线程对第0帧全部待编码数据进行熵编码，CPU主线程同时将下一帧(第1帧)图像数据传送到GPU端，并启动GPU端的GPU多线程对第1帧图像进行预测、变换、量化、率失真优化、反量化、反变换、滤波及图像重构环节的并行计算；在此期间，CPU主线程与GPU端同样将有多次的信息交流，CPU主线程会根据GPU端返回的信息所反映的当前GPU端上的GPU多线程的任务执行状况，启动不同的GPU多线程以完成不同环节的处理任务；此时CPU主线程与CPU从线程之间也将有信息交流，掌控CPU从线程的任务完成状况；当GPU端中的GPU多线程完成第1帧图像的重构计算任务后向CPU主线程返回任务结束标志，CPU主线程收到结束标志后，将GPU多线程产生的第1帧的全部待编码数据传到CPU中；

步骤3：从T2时刻开始至T3时间内，CUP端的CUP主线程、CPU从线程以及GPU端的GPU多线程分别进行与在步骤2中完全同样的操作处理，所不同的是在此步骤里由CPU主线程向GPU端传送的是第2帧图像数据、GPU多线程处理的也是该帧数据、CPU主线程启动CPU从线程对第1帧全部待编码数据进行熵编码、CPU主线程最后是将这一时段内由GPU多线程产生的第2帧图像的全部待编码数据传到CPU中；

步骤4：从Tn时刻开始至Tn+1时间内(n＝3,4,…,N-1)，在该步骤中CUP端的CUP主线程、CPU从线程以及GPU端的GPU多线程所进行的操作处理仍然与在步骤2或步骤3中几乎同样的操作处理，不同的是在此步骤里由CPU主线程向GPU端传送的是第n帧图像数据、GPU多线程处理的也是新传过来的这一帧数据、CPU主线程启动CPU从线程对第n-1帧全部待编码数据进行熵编码、以及CPU主线程最后是将这一时段内由GPU多线程产生的第n帧图像的全部待编码数据传到CPU中；在该步骤中由GPU多线程对第n帧图像所做的预测处理既有可能是帧间预测又有可能是帧内预测，具体为哪一种预测是由事先规定的预测选择算法来决定；在实际运行过程中，是由CPU主线程根据预测选择算法决定对当前帧图像的预测方式，并向GPU发出相应的调度指令，随之由GPU多线程按指令对当前帧图像进行相应的帧内预测或者帧间预测运算；其它所有操作则与步骤2或步骤3完全相同；

步骤5：重复步骤4直到TN时刻为止，到TN时刻已对第N-1帧图像完成除了最终的熵编码环节以外的全部处理操作，并且已将该帧图像的全部待编码数据传送到了CPU端；

步骤6：在TN时刻，由CPU主线程向CPU从线程发通知由该从线程对第N-1帧的全部待编码数据进行最终的熵编码，获得最后一帧图像最终压缩后的码流数据；至此，对整个视频图像序列的编码过程结束。