[发明专利]解调数据产生同步数据接口信号的方法

权利要求书

1.一种解调数据产生同步数据接口信号的方法，具有如下技术特征：在数字接收机中，内置于解调器中的位同步器向信息处理单元传输解调数据、随路时钟和恢复时钟，信息处理单元中的译码和帧同步模块实时接收解调数据和随路时钟，并对解调数据按预设调制模式和译码方式进行帧同步和译码处理，为使各种不同数据格式匹配同步数据接口协议，将译码数据和随路使能钟送入同步数据接口处理模块，同步数据接口模块按相应逻辑缓存后，对译码和帧同步模块处理后的各种不同数据格式转换为符合同步数据接口协议的信号，即用位同步器送来的恢复时钟，连续读取缓存，产生符合要求的同步数据接口数据和同步数据接口时钟。

2.如权利要求1所述的解调数据产生同步数据接口信号的方法，其特征在于：恢复时钟在位同步器中产生，在位同步器中产生解调数据随路时钟的同时，一起产生同源高精度的各种倍数时钟，供后端同步数据接口处理模块作恢复时钟使用。

3.如权利要求1所述的解调数据产生同步数据接口信号的方法，其特征在于：同步数据接口处理模块对不同数据格式采取不同的输入缓存方式。

4.如权利要求1所述的解调数据产生同步数据接口信号的方法，其特征在于：位同步器使用恢复时钟作为同步数据接口处理模块中缓存的读时钟。

5.如权利要求1所述的解调数据产生同步数据接口信号的方法，其特征在于：QPSK调制+RS编码条件下，信息处理单元将解调器送出的I、Q两路解调数据拼位后送入帧同步及RS译码处理，I、Q数据拼成一路数据流后的随路钟频率变为解调随路钟的2倍，RS译码输出数据和随路钟使能频率较高且每帧突发不连续，RS译码不改变帧频，用位同步器将产生的2倍解调随路时钟作为同步数据接口处理模块中缓存的读时钟。

6.如权利要求1所述的解调数据产生同步数据接口信号的方法，其特征在于：同步数据接口处理模块包含预处理子模块和双口RAM子模块，预处理子模块以输入的连续帧标识分为两种不同逻辑，使用输入数据随路使能钟和帧同步脉冲产生双口RAM写地址，同时以写地址为基准向双口RAM送入写数据，双口RAM读地址以恢复时钟为驱动，连续对双口RAM读出同步数据接口数据，对恢复时钟延迟输入数据到同步数据接口数据的时间后得到同步数据接口时钟。

7.如权利要求1所述的解调数据产生同步数据接口信号的方法，其特征在于：为保证不同模式读写不冲突，双口RAM以乒乓模式工作，双口RAM的深度为2倍帧长度，读地址上电第一次最高位为写地址最高位的反，以保证读写不冲突，之后读地址读到帧长度时对读地址最高位取反，保证读数据连续。

8.如权利要求1所述的解调数据产生同步数据接口信号的方法，其特征在于：若预处理子模块输入的连续帧标识有效，译码和帧同步模块送入同步数据接口处理模块的输入数据和随路使能钟每帧连续而非每帧突发，当输入的帧同步脉冲有效时，预处理子模块对写地址最高位取反，即开始对双口RAM另一片地址写数据。

9.如权利要求1所述的解调数据产生同步数据接口信号的方法，其特征在于：若连续帧标识无效，译码和帧同步模块送入同步数据接口处理模块的输入数据和随路使能钟每帧突发不连续，预处理子模块写地址写到帧长度时对写地址最高位取反，即开始对双口RAM另一片地址写数据。