[发明专利]MOS晶体管的制造方法

说明书

本发明公开了一种MOS晶体管的制造方法，包括步骤：步骤一、在半导体衬底表面的第二导电类型阱的表面形成栅极结构；步骤二、进行轻掺杂漏站点工艺，包括如下分步骤：步骤21、进行非结晶离子注入；步骤22、进行两次以上的碳离子注入，调节各次碳离子注入的注入角度和注入深度，从而保证各深度处的碳阻挡区的第一侧都位于后续形成的口袋注入区的第一侧的内侧，减少或防止口袋注入区的杂质向沟道侧的第二导电类型阱中扩散。步骤23、进行口袋离子注入形成口袋注入区。步骤24、进行轻掺杂漏注入。本发明能减少或防止口袋注入区的杂质向沟道侧的阱中扩散从而减少或防止对沟道产生不利影响，抑制沟道中的掺杂的随机波动，提高器件的稳定性。

技术领域

本发明涉及一种半导体集成电路制造方法，特别涉及一种MOS晶体管的制造方法。

背景技术

如图1所示，是现有MOS晶体管的制造方法形成的器件结构图，现有MOS晶体管的制造方法包括如下步骤：

步骤一、在半导体衬底表面形成有第二导电类型阱101，在所述第二导电类型阱101的表面形成栅极结构，被所述栅极结构所覆盖区域的所述第二导电类型阱101表面用于形成沟道。

所述半导体衬底为硅衬底。

步骤二、进行轻掺杂漏站点工艺，包括如下分步骤：

步骤21、进行非结晶离子注入形成硅非晶化区104。

所述非结晶离子注入的注入杂质为硅或锗。

步骤22、进行一次碳离子注入形成碳阻挡区106。

步骤23、进行口袋离子注入形成所述口袋注入区107。

步骤24、进行轻掺杂漏注入形成轻掺杂漏区105。

所述轻掺杂漏区105的深度大于所述硅非晶化区104的深度，所述口袋注入区107的深度大于所述轻掺杂漏区105的深度。

所述非结晶离子注入、所述碳离子注入、所述口袋离子注入和所述轻掺杂漏注入都和所述栅极结构的侧面自对准。

还包括如下步骤：

步骤三、在所述栅极结构的侧面形成侧墙。

步骤四、以所述侧墙的侧面为自对准条件进行源漏注入在所述栅极结构的两侧形成源区108a和漏区108b。

MOS晶体管为NMOS管，所述第二导电类型为P型，所述口袋离子注入的注入杂质为P型杂质，所述轻掺杂漏注入的注入杂质为N型杂质，所述源漏注入的注入杂质为N型杂质。也能为：MOS晶体管为PMOS管，所述第二导电类型为N型，所述口袋离子注入的注入杂质为N型杂质，所述轻掺杂漏注入的注入杂质为P型杂质，所述源漏注入的注入杂质为P型杂质。

图1中的，所述栅极结构由栅介质层102和多晶硅栅103叠加而成。

MOS晶体管为28nm以下工艺节点的HKMG类型器件，步骤一中的所述栅极结构为伪栅，所述伪栅在所述源区108a和所述漏区108b形成之后被去除，之后在所述伪栅的去除区域形成HKMG。

HKMG由高介电常数层组成栅介质层102和金属栅叠加而成。

所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。

所述金属栅的材料为Al。

也能为：MOS晶体管为28nm以下工艺节点的LP类型器件即28LP类型器件，此时，所述栅介质层102为氮氧化硅层。