[发明专利]一种后畸变CMOS低噪声放大器

说明书

本发明属于集成电路领域，具体提供一种后畸变CMOS低噪声放大器，包括：输入级(M_L1与M_R1)、级联级(M_L2与M_R2)、后畸变消除级(M_1aL与M_1aR)及谐振负载，射频差分信号分别从输入级输入，经放大后的差分输出信号分别从级联级输出，畸变消除级即为工作在强反型区的NMOS晶体管，连接在级联级。本发明后畸变CMOS低噪声放大器能够显著提高LNA的线性度，并同时获得较高的增益，以及较低的噪声性能。

技术领域

本发明属于集成电路领域，尤其涉及一种低噪声放大器设计技术，具体提供一种后畸变CMOS低噪声放大器。

背景技术

互补金属氧化物半导体(CMOS)工艺的等比例缩减使得我们能够容易地设计出低噪声、低功耗的放大器，然而，CMOS晶体管的线性度却由于电源电压递减和迁移率的退化而恶化，这一挑战催生了若干线性化技术。

回溯过去，最有效的线性化方法是多栅晶体管(MGTR)技术，如文献《T.W.Kim,B.-K.Kim,and K.-R.Lee,“Highly linear receiver front-end adopting MOSFETtransconductance linearization by multiple gated transistors,”IEEE J.Solid-State Circuits,vol.39,no.1,pp.223–229,Jan.2004》，如图1所示，该技术通过在主晶体管旁边并联一个工作在弱反型区的，具有正的三阶非线性系数的辅助管，来抵消主管的负三阶非线性系数，进而在一个较宽的偏置电压范围内增加了电路的线性度；尽管如此，但在高频下，二阶非线性系数和输入网络的相互作用通常限制了该技术的实际效果。于是，改进的导数叠加方法被提出，来缓解该矛盾，但伴之的是输入匹配网络结构变得复杂，线性度随着匹配呈现波动的现象。另一方面，噪声消除技术也可以获得线性度的提升效果，如文献《Chen,Jun；Guo,Benqing；,A Highly Linear Wideband CMOS LNTA Employing Noise/Distortion Cancellation and Gain Compensation,Circuits,Systems,and SignalProcessing,VOL.36,NO.2,2017》公开一种噪声消除的低噪声放大器，如图2所示，其中输入管的非线性被类似噪声消除的原理得以自消除；而辅助路径晶体管的非线性又部分抵消了电流镜晶体管的非线性，从而获得整体上18dBm IIP3的高线性；然而，该电路功耗大，为27mW，而且电路为4个晶体管的堆叠结构，使得电路很难在低电源电压下工作，不适合集成电路等比例缩减电源电压降低的需求。

发明内容

本发明的目的在于针对上述技术缺陷，提出一种后畸变CMOS低噪声放大器，既能够提高LNA的线性度，并同时能够获得低功耗。

为实现上述目的，本发明采用的技术方案为：

一种后畸变CMOS低噪声放大器，包括：输入级(M_L1与M_R1)、级联级(M_L2与M_R2)、后畸变消除级(M_1aL与M_1aR)及谐振负载，其特征在于，

所述级联级包括：NMOS管M_L2与NMOS管M_R2，所述NMOS管M_L2与M_R2的栅极均连接到电源V_DD，NMOS管M_L2与M_R2的漏极分别通过谐振电路连接到电源V_DD；