[发明专利]低栅极电流结型场效应晶体管器件架构

说明书

本公开涉及低栅极电流结型场效应晶体管器件架构。JFET设置有非常低的栅极电流。在测试中，没有观察到对于类似尺寸的反向偏置p‑n结超过理论最小电流的过量栅极电流。JFET包括轻度掺杂的顶部栅极和在JFET的漏极下方的掺杂区域。

技术领域

本公开涉及用于结型场效应晶体管JFET的改进的架构，其减少JFET的过量栅极电流，使得栅极电流基本上匹配反向偏置二极管电流，该电流是反向偏置p-n结的反向电流所预期的。

背景技术

广泛地说，场效应晶体管FET调制半导体“沟道”区域的宽度，以便改变在器件的电流端子之间流动的电流的大小。这些端子称为FET的漏极和源极。

通过使沟道区域经受电场来调制电流，该电场可以改变FET的耗尽区域的尺寸。通过向FET的“栅极”施加电压来产生电场。栅极区域与沟道绝缘。实现隔离的方式可用于对FET进行分类。

在一类FET中，栅极通过一层介电材料(例如氧化硅)与沟道分离。这些器件通常被描述为MOSFET，在低频下表现出大的输入阻抗。

在第二类FET中，栅极通过PN结与沟道绝缘。尽管反向偏置的PN结可以表现出高阻抗，但本质上存在小的泄漏栅极电流。此外，诸如FET内的碰撞电离之类的事件可以引起少数载流子的产生，所述少数载流子行进到栅极并且引起栅极电流增加。

因此，JFET采用栅极电流而MOSFET不采用栅极电流。该陈述忽略了由于需要对与栅极相关的电容充电或放电所产生的电流，其中栅极电流随着频率的增加而增加。

有些情况下选择JFET是因为它们具有其他特性。因此，减少JFET的过量栅极漏电流将是有利的。

发明内容

根据本公开的第一方面，提供结型场效应晶体管(JFET)，包括：作为源极区域的第一掺杂区域；作为漏极区域的第二掺杂区域；底部栅极；顶部栅极；以及在所述第一和第二掺杂区之间延伸的沟道。所述顶部栅极是轻度掺杂的。结果，在使用过程中，顶部栅极变得耗尽。形成所述第一和第二掺杂区域，使得它们接触所述顶部栅极或与所述顶部栅极分开小于所述顶部栅极深度的两倍。至少第三掺杂区域与所述第二掺杂区域相对地形成，但是通过所述沟道与所述第二掺杂区域分开，并且掺杂有与所述第二掺杂区域相同类型的掺杂剂。提供第三区域有助于建立电场，该电场倾向于将沟道内的电流载流子的路径拉离顶部栅极的边缘。

该结构使电流密度增加的区域与增加的电场强度区域分开。这有助于防止碰撞电离，从而阻止过量的栅极电流发生。

根据本公开的第二方面，提供一种形成具有第一半导体类型的第一、第二和第三掺杂区域的JFET的方法，该方法包括：在半导体类型的区域中或附近形成第一半导体类型的第三区域，在完成的JFET中形成JFET的背栅极。然后，在所述背栅极和第三区域上方形成第一半导体类型的半导体层。所述半导体层比第三区域更加轻度掺杂。接着，形成第一和第二掺杂区域与顶部栅极，其中所述顶部栅极位于所述第一和第二掺杂区域之间，并且所述第二区域形成在所述第三区域上方，并且通过所述半导体层的一部分与所述第三区域隔开。

附图说明

现在将参考附图仅通过非限制性示例描述本公开的实施例，其中：

图1是现有技术和传统JFET的示意图；

图2是已知的JFET的示意图，该JFET试图提供减小的栅极电流；

图3是构成本发明实施例的JFET的示意性横截面图，图3a示出了图3所示的布置的变型；

图4是根据本发明的教导的JFET的第二实施例的示意性横截面图；

图5是构成本发明另一实施例的JFET的示意性横截面图；

图6示意性地示出了根据本发明的用于绝缘体上硅(SOI)制造的JFET的起始晶片；