[发明专利]实现织物疵点检测神经网络的加速器、方法和加速系统

权利要求书

1.实现织物疵点检测神经网络的FPGA加速装置，包括：

至少一存储单元，用于存储操作指令、参与计算的待检测织物图像的至少一候选区域数据和织物疵点检测神经网络的权重数据，并将所述至少一候选区域数据一一对应分配到至少一计算单元；

所述至少一计算单元，用于根据所述操作指令、所述权重数据和分配到的所述候选区域数据，执行所述织物疵点检测神经网络计算中向量乘加操作以得到计算结果；所述至少一存储单元还用于存储所述计算结果，并输出其中候选区域包含织物疵点的计算结果；

以及控制单元，与所述至少一存储单元、所述至少一计算单元相连，用于经由所述至少一存储单元获得所述操作指令，并且解析所述操作指令以控制所述至少一计算单元；

所述权重数据为已经训练好的织物疵点检测神经网络权重，所述装置进行神经网络计算时，已经训练好的神经网络权重会在片外被压缩并存储在存储单元中，所述压缩采用离线压缩的方式在片下将织物疵点检测神经网络进行压缩，并通过输入接口传输至片上的存储单元。

2.基于FPGA实现织物疵点检测神经网络的方法，包括：

设置至少一存储单元，存储操作指令、参与计算的待检测织物图像的至少一候选区域数据和织物疵点检测神经网络的权重数据，并将所述至少一候选区域数据一一对应分配到至少一计算单元；

设置至少一计算单元，根据所述操作指令、所述权重数据和分配到的所述候选区域数据，执行所述织物疵点检测神经网络计算中向量乘加操作以得到计算结果；所述至少一存储单元存储所述计算结果，并输出其中候选区域包含织物疵点的计算结果；

以及设置控制单元，与所述至少一存储单元、所述至少一计算单元相连，所述控制单元经由所述至少一存储单元获得所述操作指令，并且解析所述操作指令以控制所述至少一计算单元；

所述权重数据为已经训练好的织物疵点检测神经网络权重，所述方法为在进行神经网络计算时，已经训练好的神经网络权重会在片外被压缩并存储在存储单元中，所述压缩采用离线压缩的方式在片下将织物疵点检测神经网络进行压缩，并通过输入接口传输至片上的存储单元。

3.基于FPGA实现织物疵点检测神经网络的硬件加速系统，包括：处理器和如权利要求1所述的FPGA加速装置；其中，

所述处理器，用于运行织物疵点检测装置，向所述FPGA加速装置发送用于计算的初始数据；

所述FPGA加速装置，用于根据所述处理器发送的初始数据，执行织物疵点检测神经网络的计算，得到计算结果，将其中候选区域包含织物疵点的计算结果返给所述处理器。