[发明专利]一种一发多收抗干扰通信端机硬件架构

说明书

本发明属于无线通信技术领域，具体涉及一种针对跳频+跳时的一发多收抗干扰通信端机硬件架构。该硬件架构采用并行多通道、小型通用化的接收机架构，以及宽带数字捷变频发射机架构，实现通信端机全工作频段的接收及发送，具备一发多收功能。

技术领域

本发明属于无线通信技术领域，具体涉及一种针对跳频+跳时的一发多收抗干扰通信端机硬件架构。

背景技术

随着电子对抗技术的发展，通信电磁环境日益恶劣，抗干扰通信系统保持对期望通信信号的接收，同时最大程度地抑制干扰信号的影响。跳频通信是一种躲避式抗干扰通信体制，抗干扰能力强，保密性能好。在其基础上，采用跳时技术，将脉冲压缩，使频谱得到进一步展宽，功率谱密度降低，同时将信息在时域和频域二维空间上离散化，随机性能更好，抗干扰和保密性能更强。因此，基于跳频+跳时的抗干扰通信系统具有很大研究价值和广阔的市场前景。

发明内容

(一)要解决的技术问题

本发明提出一种一发多收抗干扰通信端机硬件架构，以解决如何提高一发多收通信端机抗干扰性能的技术问题。

(二)技术方案

为了解决上述技术问题，本发明提出一种一发多收抗干扰通信端机硬件架构，该硬件架构包括射频收发开关、射频功分网络、可编程射频通道模块、高性能信号与信息处理模块、接口控制模块、正交调制上变频模块、功率放大器模块和射频滤波器组；其中，

对于硬件架构的接收机通道，天线接收的无线射频信号依次通过射频收发开关、射频功分网络和多通道可编程射频通道模块，经过高性能信号与信息处理模块进行多通道同步并行高速模数转换电路量化采样、基带信号解调、综合数字信息处理，实现业务数据的接收并通过接口控制模块对外交互；

对于硬件架构的发射机通道，业务数据由接口控制模块预处理，经过高性能信号与信息处理模块进行高速跳时+跳频、宽带数字捷变频、高速数模转换，由正交调制上变频模块完成正交调制和频谱搬移，并依次经过功率放大器模块、射频滤波器组和射频收发开关，通过天线将信号发送至空间。

可选地，硬件架构还包括综合电源管理模块，用于为硬件架构中的各部分供电。

可选地，多可编程射频通道模块为多通道可编程射频通道模块。

(三)有益效果

本发明提出的一发多收抗干扰通信端机硬件架构，采用并行多通道、小型通用化的接收机架构，以及宽带数字捷变频发射机架构，实现通信端机全工作频段的接收及发送，具备一发多收功能。

附图说明

图1为本实施例的一发多收抗干扰通信端机硬件架构原理框图；

图2为本实施例中高性能信号与信息处理模块硬件原理框图；

图3为本实施例中可编程射频通道模块硬件原理框图；

图4为本实施例中射频滤波器组硬件原理框图。

具体实施方式

为使本发明的目的、内容和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

本实施例提出一种一发多收抗干扰通信端机硬件架构，其原理框图如图1所示。该实施例以一发四收为例示意说明。该硬件架构包括射频收发开关、射频功分网络、可编程射频通道模块、高性能信号与信息处理模块、接口控制模块、正交调制上变频模块、功率放大器模块、射频滤波器组和综合电源管理模块。

其中，综合电源管理模块用于为整个硬件架构的各部分供电。