[发明专利]一种用于对直流互感器校验仪进行整检的方法及系统

权利要求书

1.一种用于对直流互感器校验仪进行整检的方法，所述方法包括：

标准模拟源单元采用高精度标准直流源，通过所述高精度标准直流源输出标准直流模拟信号，将所述标准直流模拟信号输入到被检直流互感器校验仪；

基于模拟微差单元的叠加技术将标准直流模拟信号叠加微差直流信号，生成微差模拟信号，将所述微差模拟信号输入到所述被检直流互感器校验仪；

通过高精度模拟采集单元采集所述微差模拟信号，并将所述微差模拟信号转换成数字微差信号，并将所述数字微差信号输入到标准数字源单元；

通过标准数字源单元的时钟同步单元向所述被检直流互感器校验仪和高精度模拟采集单元提供时钟同步信号；

通过标准数字源单元将所述数字微差信号进行编码转换成数字报文，将所述数字报文输入到所述被检直流互感器校验仪。

2.根据权利要求1所述的方法，采用Fluke 5730A作为高精度标准直流源，输出标准直流模拟信号。

3.根据权利要求1所述的方法，所述基于模拟微差单元的叠加技术将标准直流模拟信号叠加微差直流信号，生成微差模拟信号，包括：

基于微差叠加单元的叠加技术将标准直流模拟信号叠加标准误差为±0.01％～±1％的微伏级的微差直流信号，所述微差直流信号的变化量稳定度达到10^-5数量级。

4.根据权利要求1所述的方法，所述通过标准数字源单元将所述数字微差信号进行编码转换成数字报文，包括：

所述标准数字源单元采用FPGA和嵌入式双处理器架构，基于FT3实时数字报文编码技术，将所述微差模拟信号转换成实时的FT3协议的数字报文。

5.根据权利要求1所述的方法，所述通过标准数字源单元将所述数字微差信号进行编码转换成数字报文，包括：

所述标准数字源单元采用FPGA和嵌入式双处理器架构，基于ICE61850实时数字报文编码技术，将所述微差模拟信号转换成实时的ICE61850协议的数字报文。

6.一种用于对直流互感器校验仪进行整检的系统，所述系统包括：

第一输出单元，用于通过标准模拟源单元输出标准直流模拟信号，将所述标准直流模拟信号输入到被检直流互感器校验仪；

第二输出单元，用于基于模拟微差单元的叠加技术将标准直流模拟信号叠加微差直流信号，生成微差模拟信号，将所述微差模拟信号输入到所述被检直流互感器校验仪；

采集单元，用于通过高精度模拟采集单元采集所述微差模拟信号，并将所述微差模拟信号转换成数字微差信号，并将所述数字微差信号输入到标准数字源单元；

同步单元，用于通过标准数字源单元的时钟同步单元向所述被检直流互感器校验仪和高精度模拟采集单元提供时钟同步信号；

第三输出单元，用于通过标准数字源单元将所述数字微差信号进行编码转换成数字报文，将所述数字报文输入到所述被检直流互感器校验仪。

7.根据权利要求6所述的系统，所述第一输出单元还用于：通过Fluke5730A输出高精度标准直流源。

8.根据权利要求6所述的系统，所述第二输出单元用于：基于模拟微差单元的叠加技术将标准直流模拟信号叠加微差直流信号，生成微差模拟信号，还用于：

基于微差叠加单元的叠加技术将标准直流模拟信号叠加标准误差为±0.01％～±1％的微伏级的微差直流信号，所述微差直流信号的变化量稳定度达到10^-5数量级。

9.根据权利要求6所述的系统，所述第三输出单元用于：通过标准数字源单元将所述数字微差信号进行编码转换成数字报文，还用于：

所述标准数字源单元采用FPGA和嵌入式双处理器架构，基于FT3实时数字报文编码技术，将所述微差模拟信号转换成实时的FT3协议的数字报文。

10.根据权利要求6所述的系统，所述第三输出单元用于：所述通过标准数字源单元将所述数字微差信号进行编码转换成数字报文，还用于：

所述标准数字源单元采用FPGA和嵌入式双处理器架构，基于ICE61850实时数字报文编码技术，将所述微差模拟信号转换成实时的ICE61850协议的数字报文。