[发明专利]叠对记号结构、半导体装置及使用声波检测叠对误差的方法有效
申请号: | 201811278142.9 | 申请日: | 2018-10-30 |
公开(公告)号: | CN109841596B | 公开(公告)日: | 2021-06-15 |
发明(设计)人: | 李雨青;方玉标 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/544 | 分类号: | H01L23/544;H01L21/66;H01L21/68;G01N29/04 |
代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 黄艳 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 记号 结构 半导体 装置 使用 声波 检测 误差 方法 | ||
一种叠对记号结构包括位于芯片上的第一周期性结构,第一周期性结构包括位于芯片上的第一层材料。叠对记号结构还包括位于邻近于第一周期性结构的芯片的区域内的第二周期性结构,第二周期性结构包括设置在芯片上的第二层材料。叠对记号结构还包括位于芯片上的声波发射装置和位于芯片上的声波接收装置。
技术领域
本公开涉及一种叠对记号结构,特别是可以通过使用声波检测叠对误差的叠对记号结构。
背景技术
在半导体集成电路(IC)工业中,在集成电路材料及集成电路设计的技术进步产生多个集成电路世代,每一个集成电路世代比上一个集成电路世代有更小及更复杂的电路。在集成电路发展过程中,工艺可作出的几何尺寸(例如:最小部件(或线路))会下降,而功能密度(例如:每一芯片区域的相连元件数量)通常都会增加。此微缩过程通过增加生产效率及降低相关成本提供了优势。此微缩亦增加了集成电路工艺及制造的复杂性。
半导体工艺的一个挑战是对准。半导体工艺涉及在彼此的上形成多个图案化层。这些层中的每一层必须精确对准,否则最终装置可能无法正确地运行。
对准技术通常涉及使用叠对记号(overlay mark)。举例来说,将被图案化在基板上的各种层可包括用于与其他所形成的层对准的叠对记号。匹配的叠对记号被形成在后续所形成的层的多个图案内。这些匹配的叠对记号被设置在后续层的多个图案内,使得当与下层的对应的多个叠对记号对准时,两个层是对准的。然而,这种对准技术并不完美,并且希望有提供改善对准的对准技术。
发明内容
本公开实施例提供一种叠对记号结构,包括:第一周期性结构,位于芯片上,第一周期性结构包括位于芯片上的第一层材料;第二周期性结构,位于邻近于第一周期性结构的芯片的区域内,第二周期性结构包括设置在芯片上的第二层材料;声波发射装置,位于芯片上;以及声波接收装置,位于芯片上。
本公开实施例提供一种半导体装置,包括:声波发射装置,位于芯片上;声波接收装置,位于芯片上;第一周期性结构,位于芯片上,第一周期性结构包括第一材料;以及第二周期性结构,位于芯片上,第二周期性结构包括第二材料。
本公开实施例提供一种使用声波来检测叠对误差的方法,包括:在半导体晶圆上形成第一材料层,第一材料层包括在半导体晶圆的叠对记号区内的第一周期性结构;在半导体晶圆上形成第二材料层,第二材料层包括在叠对记号区中的第二周期性结构;使用设置在叠对记号区内的声波发射装置,发射声波跨越第一周期性结构和第二周期性结构两者;使用声波接收装置,检测声波;以及基于声波接收装置所检测到的声波,确定第一材料层与第二材料层之间的叠对误差。
根据本公开的叠对记号结构,其中上述第一周期性结构和上述第二周期性结构位于上述声波发射装置与上述声波接收装置之间。
根据本发明的叠对记号结构,其中上述声波接收装置邻近于上述声波发射装置。
根据本公开的叠对记号结构,其中上述第一周期性结构包括多个特征部件的一二维阵列。
根据本公开的叠对记号结构,其中在上述二维阵列内的上述特征部件具有以下一者:一矩形、一椭圆形或一正方形。
根据本公开的叠对记号结构,其中上述第一周期性结构的特征部件和上述第二周期性结构的特征部件位于交替的多个列中。
根据本公开的叠对记号结构,其中上述第一周期性结构的特征部件和上述第二周期性结构的特征部件以一棋盘图案的方式进行设置。
根据本公开的叠对记号结构,还包括,在上述第一周期性结构和上述第二周期性结构的下方的一压电层。
根据本公开的半导体装置,其中上述声波发射装置包括一交指状转换器。
根据本公开的半导体装置,其中上述声波发射装置包括一声波发射器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811278142.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体存储器件和制造其的方法
- 下一篇:分区电磁屏蔽封装结构及制造方法