[发明专利]一种数据采集方法、装置以及系统

权利要求书

1.一种数据采集方法，其特征在于，应用于FPGA数据采集系统，所述FPGA数据采集系统包括相互通信连接的模数转换器和IQ解调运算器，所述FPGA数据采集系统与模拟信号源通信连接，所述方法包括：

所述模数转换器从所述模拟信号源获取携带数据信息的模拟信号；

所述模数转换器将所述模拟信号转换为数字信号；

所述模数转换器将所述数字信号发送给所述IQ解调运算器；

所述IQ解调运算器接收所述数字信号，并将所述数字信号分成有顺序的多组数字信号，采用并行运算方式对所述多组数字信号进行IQ解调运算，以完成对所述多组数字信号的解调；

所述IQ解调运算器根据所述多组数字信号的顺序，将所述多组数字信号的解调结果组合，以得到所述数据信息。

2.如权利要求1所述的方法，其特征在于，所述模数转换器为并行模数转换器；所述模数转换器将所述模拟信号转换为数字信号，包括：

所述并行模数转换器采用并行转换方式，将所述模拟信号转换为数字信号。

3.如权利要求1所述的方法，其特征在于，所述FPGA数据采集系统还包括与所述模数转换器通信连接的自动增益控制器；在所述模数转换器从所述模拟信号源获取携带数据信息的模拟信号之前，所述方法还包括：

所述自动增益控制器从所述模拟信号源获取携带数据信息的模拟信号；

所述自动增益控制器对所述模拟信号进行调整，以得到调整后的模拟信号；

所述自动增益控制器将所述调整后的模拟信号发送给所述模数转换器；

所述模数转换器从所述模拟信号源获取携带数据信息的模拟信号，包括：

所述模数转换器接收所述调整后的模拟信号。

4.如权利要求1所述的方法，其特征在于，所述FPGA数据采集系统还包括与所述IQ解调运算器通信连接的滤波器；在所述IQ解调运算器得到所述数据信息之后，所述方法还包括：

所述IQ解调运算器将所述数据信息发送给所述滤波器；

所述滤波器接收所述数据信息，并对所述数据信息进行滤波处理，以得到最终数据信息。

5.如权利要求4所述的方法，其特征在于，所述FPGA数据采集系统还包括与所述滤波器通信连接的存储器，所述FPGA数据采集系统与上位机通信连接；在所述滤波器得到所述最终数据信息之后，所述方法还包括：

所述滤波器将所述最终数据信息发送给所述存储器；

所述存储器接收并存储所述最终数据信息；

所述存储器将所述最终数据信息发送给所述上位机。

6.如权利要求1-5任一所述的方法，其特征在于，所述FPGA数据采集系统还包括系统时钟，所述系统时钟的主频率为100MHZ。

7.如权利要求2所述的方法，其特征在于，所述并行模数转换器的采样频率为1GSPS，所述并行模数转换器的分辨率为12位。

8.如权利要求1-5所述的方法，其特征在于，所述通信连接通过PCI-Ex8总线实现。

9.一种数据采集装置，其特征在于，应用于FPGA数据采集系统，所述FPGA数据采集系统包括相互通信连接的模数转换器和IQ解调运算器，所述FPGA数据采集系统与模拟信号源通信连接，所述装置包括：

第一信号获取模块，用于从所述模拟信号源获取携带数据信息的模拟信号；

模数转换模块，用于将所述模拟信号转换为数字信号；

第一信号发送模块，用于将所述数字信号发送给所述IQ解调运算器；

信号解调模块，用于接收所述数字信号，并将所述数字信号分成有顺序的多组数字信号，采用并行运算方式对所述多组数字信号进行IQ解调运算，以完成对所述多组数字信号的解调；

数据信息获得模块，用于根据所述多组数字信号的顺序，将所述多组数字信号的解调结果组合，以得到所述数据信息。

10.一种FPGA数据采集系统，其特征在于，所述FPGA数据采集系统包括相互通信连接的模数转换器和IQ解调运算器，所述FPGA数据采集系统与模拟信号源通信连接，所述FPGA数据采集系统用于执行权利要求1-8任一所述的方法。