[发明专利]噪声整形模数转换器有效
申请号: | 201811282444.3 | 申请日: | 2018-10-30 |
公开(公告)号: | CN109728812B | 公开(公告)日: | 2023-04-14 |
发明(设计)人: | R·S·M·毛瑞诺 | 申请(专利权)人: | 亚德诺半导体国际无限责任公司 |
主分类号: | H03M1/08 | 分类号: | H03M1/08;H03M1/38 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 刘倜 |
地址: | 爱尔兰*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 噪声 整形 转换器 | ||
1.一种操作噪声整形逐次逼近寄存器模数转换器(ADC)电路的方法,包括利用共享噪声整形电路的时间交织信号采集,该方法包括:
在第一数模转换器DAC电路的采集阶段期间,使用第一DAC电路以第一速率接收输入信号的第一样本;
在第一DAC电路的采集阶段之后发生的第二DAC电路的采集阶段期间,使用第二DAC电路以第一速率接收所述输入信号的第二样本;
组合所述第一DAC电路的残余电荷和所述第二DAC电路的残余电荷;
以低于所述第一速率的第二速率更新所述噪声整形电路;
使用残余电荷的组合产生输出;和
在所述第一DAC电路、第二DAC电路以及所述噪声整形电路之间控制定时,以对所述第一和第二DAC电路的采集、位试验和残余电荷传输阶段进行时间交织。
2.如权利要求1所述的方法,包括:
在所述第一DAC电路的位试验阶段之后接收所述第一DAC电路的残余电荷;和
在所述第二DAC电路的位试验阶段之后接收所述第二DAC电路的残余电荷。
3.如权利要求1至2中任一项所述的方法,包括:
在所述第一和第二DAC电路之间共享所述噪声整形电路。
4.如权利要求1至2中任一项所述的方法,其中控制所述第一和第二DAC电路之间的定时以对所述第一和第二DAC电路的采集、位试验和残余电荷传输阶段进行时间交织包括:
控制第一多个开关,使得所述第一DAC电路在所述第一DAC电路的采集阶段期间接收输入信号的第一样本;和
控制第二多个开关,使得所述第二DAC电路在第一DAC电路的采集阶段之后发生的第二DAC电路的采集阶段期间接收所述输入信号的第二样本。
5.如权利要求1至2中任一项所述的方法,还包括:
在第一和第二DAC电路的采集阶段之后发生的第三DAC电路的采集阶段期间,使用第三DAC电路以第一速率接收所述输入信号的第三样本;和
其中控制所述第一和第二DAC电路之间的定时以对所述第一和第二DAC电路的采集、位试验和残余电荷传输阶段进行时间交织包括:
控制所述第一、第二和第三DAC电路之间的定时以对所述第一、第二和第三DAC电路的采集、位试验和残余电荷传输阶段进行时间交织。
6.一种噪声整形逐次逼近寄存器(SAR)模数转换器(ADC)电路,包括利用共享噪声整形电路的时间交织信号采集,所述模数转换器(ADC)电路包括:
第一数模转换器(DAC)电路,被配置为在第一DAC电路的采集阶段期间以第一速率接收输入信号的第一样本;
第二DAC电路,被配置为在第一DAC电路的采集阶段之后发生的第二DAC电路的采集阶段期间,以第一速率接收所述输入信号的第二样本;
控制电路,被配置为:
在所述第一DAC电路、第二DAC电路以及所述噪声整形电路之间控制定时,以对所述第一和第二DAC电路的采集、位试验和残余电荷传输阶段进行时间交织;和
以低于所述第一速率的第二速率更新所述噪声整形电路;和
所述噪声整形电路,被配置为:
组合所述第一DAC电路的残余电荷和所述第二DAC电路的残余电荷;和
使用残余电荷的组合产生输出。
7.如权利要求6所述的噪声整形逐次逼近寄存器(SAR)模数转换器(ADC)电路,其中所述噪声整形电路被配置为:
在所述第一DAC电路的位试验阶段之后接收所述第一DAC电路的残余电荷;和
在所述第二DAC电路的位试验阶段之后接收所述第二DAC电路的残余电荷。
8.如权利要求6至7中任一项所述的噪声整形逐次逼近寄存器(SAR)模数转换器(ADC)电路,其中所述噪声整形电路由所述第一和第二DAC电路共享。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于亚德诺半导体国际无限责任公司,未经亚德诺半导体国际无限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811282444.3/1.html,转载请声明来源钻瓜专利网。