[发明专利]一种BCH译码器及其译码方法、ECC系统

说明书

本发明提供了一种BCH译码器及其译码方法、ECC系统，纠错能力控制模块根据预先获得的误码率控制伴随式计算模块中具有相应纠错能力的伴随式计算单元处于工作状态、控制错误位置方程生成模块进行相应迭代次数的运算，错误个数判断模块根据错误位置方程生成模块输出的错误位置多项式方程的系数，获得待译码数据中包含的错误的个数，并将错误的个数输出至纠错能力控制模块，纠错能力控制模块根据错误的个数控制错误位置求解模块中相应个数的钱搜索运算单元处于工作状态，也就是说，本发明可以根据预先获得的误码率灵活设定BCH译码器的纠错能力，大幅度降低了BCH译码器和ECC系统的功耗。

技术领域

本发明涉及存储器技术领域，更具体地说，尤其涉及一种BCH译码器及其译码方法、ECC系统。

背景技术

随着科学技术的不断发展，各种各样的存储器已广泛应用在人们的日常生活和工作中。但是，在制作材料的性能以及制造技术的水平等因素的限制下，从存储器中读出的数据并不是完全正确的，即存储器具有一定的误码率。

基于此，现有技术公开了一种ECC(Error Correcting Code，错误检查和纠正)系统，如图1所示，该ECC系统包括BCH编码器10和BCH译码器11。原始数据在存入存储器12之前，需要先由BCH编码器10进行编码，然后再将编码后的数据存入存储器12的指定位置，同样，从存储器12中读出的数据也要经由BCH译码器11对其解码，并纠正还原数据，以保证存储器12能够持续正常的工作，不至于因错误而中断。

但是，随着存储器容量的不断增加，ECC系统的复杂度和功耗也在不断增加。由于误码率在存储器使用之初是比较低的，且误码率的上升是一个十分缓慢的过程，因此，会导致BCH译码器长时间处于不饱和工作状态，即导致BCH译码器中大量的电路在做无用功，进而导致BCH译码器运行时存在较多的冗余电源消耗，使得ECC系统的功耗较大。

发明内容

为解决上述问题，本发明提供了一种BCH译码器及其译码方法、ECC系统，以降低BCH译码器和ECC系统的功耗。

为实现上述目的，本发明提供如下技术方案：

一种BCH译码器，包括伴随式计算模块、错误位置方程生成模块、错误位置求解模块、纠错能力控制模块和错误个数判断模块；所述伴随式计算模块包括多个伴随式计算单元，所述错误位置求解模块包括多个钱搜索运算单元；

所述纠错能力控制模块用于根据预先获得的误码率控制所述伴随式计算模块中具有相应纠错能力的伴随式计算单元处于工作状态、控制所述错误位置方程生成模块进行相应迭代次数的运算；

所述错误个数判断模块用于根据所述错误位置方程生成模块输出的错误位置多项式方程的系数，获得待译码数据中包含的错误的个数，并将所述错误的个数输出至所述纠错能力控制模块；

所述纠错能力控制模块还用于根据所述错误的个数控制所述错误位置求解模块中相应个数的钱搜索运算单元处于工作状态，以使所述BCH译码器的纠错能力与所述预先获得的误码率相匹配。

可选地，所述错误个数判断模块根据所述错误位置方程生成模块输出的错误位置多项式方程的系数中最高阶的非零系数，获得待译码数据中包含的错误的个数。

可选地，所述纠错能力控制模块还用于根据所述预先获得的误码率配置所述伴随式计算模块中伴随式计算单元的运行参数，根据所述错误的个数配置所述错误位置求解模块中钱搜索运算单元的运行参数。

可选地，所述伴随式计算单元包括至少一个伴随式计算电路；

所述伴随式计算单元的纠错能力与其包括的伴随式计算电路的个数成正比，且纠错能力大的所述伴随式计算单元会复用纠错能力小所述伴随式计算单元的全部伴随式计算电路。

一种BCH译码器的译码方法，包括：