[发明专利]使用写掩码将两个源操作数混合进单个目的地的系统、装置和方法在审
申请号: | 201811288381.2 | 申请日: | 2011-12-12 |
公开(公告)号: | CN109471659A | 公开(公告)日: | 2019-03-15 |
发明(设计)人: | J·C·三额詹;B·L·托尔;R·C·凡伦天;J·G·韦德梅耶;S·萨姆德若拉;M·B·吉尔卡尔;A·T·福塞斯;E·乌尔德-阿迈德-瓦尔;D·R·布拉德福德;L·K·吴 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 张欣;黄嵩泉 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 数据元素 源操作数 掩码 相对应位置 混合指令 操作数 位位置 选择器 存储 | ||
1.在计算机处理器中执行混合指令的方法,所述方法包括:
提取所述混合指令,其中所述混合指令包括写掩码操作数、目的地操作数、第一源操作数和第二源操作数;
解码所提取的混合指令;
执行所解码的混合指令以使用所述写掩码的相对应位位置作为所述第一和第二操作数之间的选择器来执行对第一和第二源操作数的数据元素的逐数据元素选择;以及
将所选择的数据元素在所述目的地的相对应位置处存储到目的地。
2.如权利要求1所述的方法,其特征在于,所述写掩码是16-位寄存器。
3.如权利要求1所述的方法,其特征在于,所述写掩码是16-位寄存器且仅八个最低有效位位置被用作选择器且所述数据元素的大小是64位。
4.如权利要求1所述的方法,其特征在于,所述第一源是512-位寄存器且所述第二源是存储器。
5.如权利要求4所述的方法,其特征在于,所述第二源的数据元素是从16-位上转换到32-位的。
6.如权利要求1所述的方法,其特征在于,所述第一和第二源是512-位寄存器。
7.一种方法,所述方法包括:
响应于包括第一和第二源操作数、目的地操作数、写掩码操作数的混合指令,
评估所述写掩码在第一位位置处的值,
判断所述第一位位置处的值是否指示所述第一源的相对应第一数据元素应被保存在所述目的地的相对应第一数据元素位置或是否所述第二源的相对应第一数据元素应被保存在所述目的地的相对应第一数据元素位置,且
将由所述第一位位置处的值所指示的所述第一数据元素存储进所述目的地的所述第一元素位置。
8.如权利要求7所述的方法,其特征在于,还包括:
评估所述写掩码在第二位位置处的值,
判断所述第二位位置处的值是否指示所述第一源的相对应第二数据元素应被保存在所述目的地的相对应第二数据元素位置或是否所述第二源的相对应第二数据元素应被保存在所述目的地的相对应第二数据元素位置,且
将由所述第二位位置处的值所指示的所述第二数据元素存储进所述目的地的所述第二数据元素位置。
9.一种装置,所述包括:
用于解码混合指令的硬件解码器,其中所述对准指令包括写掩码操作数、目的地操作数、第一源操作数和第二源操作数;
用于使用所述写掩码的相对应位位置作为所述第一和第二操作数之间的选择器来执行对第一和第二源操作数的数据元素的逐数据元素选择并将所选择的数据元素在所述目的地的相对应位置处存储进目的地。
10.如权利要求9所述的装置,其特征在于,还包括:
用于存储所述写掩码的16-位写掩码寄存器;以及
用于存储所述第一和第二源的数据元素的至少两个512-位寄存器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811288381.2/1.html,转载请声明来源钻瓜专利网。