[发明专利]一种沟槽保护圈结构及其形成方法

说明书

一种沟槽保护圈结构及其形成方法，形成方法包括：提供一基底，基底具有多个芯片区域，在相邻芯片区域间设置保护圈区域；在保护圈区域内形成沟槽，在沟槽内形成字线结构，字线结构上表面不高于基底上表面；在基底上层叠状设置多个金属互连层，相邻的金属互连层之间设置金属间介电层，于金属间介电层内形成多个第一连接件连接相邻的金属互连层，最底层的金属互连层与基底间设置层间介电层，于层间介电层中设置多个第二连接件，多个第二连接件中的至少一个使最底层的金属互连层与字线结构连接，从而形成沟槽保护圈结构。本发明的方法形成的沟槽保护圈结构能够减少字线通道的泄露路径，同时能够避免浮动节点电位浮动。

技术领域

本发明涉及半导体存储器制造工艺。特别涉及内存组件装置构造及流程。

背景技术

主芯片保护圈是晶元封装和划片的一道重要保护屏障。芯片保护圈可阻挡外界湿气和应力对晶元造成的损伤，以实现良好的产品可靠性。传统的保护圈由简单硅衬底和其上金属互连层及通道形成，类似于“墙”的结构。然而现有技术的芯片保护圈存在电泄露路径和节点的电位浮动等问题，需要更好的解决方案。

发明内容

本发明提供一种沟槽保护圈结构及其形成方法，能够减少保护圈结构的电泄露，同时也避免节点的电位浮动。

本发明提供一种沟槽保护圈结构的形成方法，包括：提供一基底，基底具有多个芯片区域，在相邻芯片区域间设置保护圈区域。在保护圈区域内形成沟槽，在沟槽内形成字线结构，字线结构上表面不高于基底上表面。在基底上层叠状设置多个金属互连层，相邻的金属互连层之间设置金属间介电层，于金属间介电层内形成第一连接件连接相邻的金属互连层，最底层的金属互连层与基底间设置层间介电层，于层间介电层中设置第二连接件，使最底层的金属互连层与字线结构连接，从而形成沟槽保护圈结构。

在本发明的一些实施例中，保护圈区域中的沟槽内的字线结构电位接地。

在本发明的一些实施例中，沟槽保护圈结构中包含多个沟槽以及多个字线结构，沟槽的数量与字线结构的数量相同，且字线以及沟槽的数量为2或2的倍数。

在本发明的一些实施例中，最底层的金属互连层与多个字线结构中的至少一个通过第二连接件相连接。

在本发明的一些实施例中，在保护圈区域内形成沟槽保护圈结构中各个部件的同时，在芯片区域内也形成对应相同或相似的部件，部件包括沟槽、字线结构、层间介电层、第二连接件、金属互连层、金属间介电层以及第一连接件。

在本发明的一些实施例中，保护圈区域内的金属互连层、第一连接件、第二连接件以及字线结构与芯片区域内对应的相同或相似的部件互不相连。

本发明还提供一种沟槽保护圈结构，包括：基底、沟槽、字线结构、多个金属互连层，金属间介电层以及层间介电层。基底具有若干芯片区域以及位于相邻芯片区域间的保护圈区域。沟槽位于保护圈区域中。字线结构位于沟槽中。多个金属互连层位于基底上，呈层叠状设置。金属间介电层位于相邻金属互连层之间，其中金属间介电层中具有第一连接件，第一连接件连接上下相邻的金属互连层。层间介电层位于最底层的金属互连层与基底之间，其中层间介电层中具有第二连接件，第二连接件连接最底层金属互连层和字线结构。

在本发明的一些实施例中，保护圈区域中的沟槽内的字线结构电位接地。

在本发明的一些实施例中，沟槽保护圈结构中包含多个沟槽以及多个字线结构，沟槽的数量与字线结构的数量相同，字线以及沟槽的数量为2或2的倍数。

在本发明的一些实施例中，最底层的金属互连层与多个字线结构中的至少一个通过第二连接件相连接。

在本发明的一些实施例中，芯片区域包含与沟槽保护圈区域中对应相同或相似的各个部件，部件包括沟槽、字线结构、层间介电层、第二连接件、金属互连层、金属间介电层以及第一连接件。