[发明专利]片内终结电阻精度调整电路及存储器

权利要求书

1.一种片内终结电阻精度调整电路，其特征在于，包括：上拉单元、下拉单元和控制单元；

其中，所述上拉单元包括：

第一电阻调节电路，所述第一电阻调节电路的第一端与数据节点相连，所述第一电阻调节电路的第二端与第一电压端相连；

第一固定电阻，所述第一固定电阻的第一端与所述数据节点相连；

第一电阻选择电路，所述第一电阻选择电路的第一端与所述第一固定电阻的第二端相连，所述第一电阻选择电路的第二端与所述第一电压端相连；

所述下拉单元包括：

第二电阻调节电路，所述第二电阻调节电路的第一端与所述数据节点相连，所述第二电阻调节电路的第二端与第二电压端相连；

第二固定电阻，所述第二固定电阻的第一端与所述数据节点相连；

第二电阻选择电路，所述第二电阻选择电路的第一端与所述第二固定电阻的第二端相连，所述第二电阻选择电路的第二端与所述第二电压端相连；

所述控制单元用于向所述上拉单元和所述下拉单元发送控制信号。

2.根据权利要求1所述的片内终结电阻精度调整电路，其特征在于，所述第一电阻选择电路包括多个第一可选电路，所述第一可选电路的第一端与所述第一固定电阻的第二端相连，所述第一可选电路的第二端与所述第一电压端相连；

所述第二电阻选择电路包括多个第二可选电路，所述第二可选电路的第一端与所述第二固定电阻的第二端相连，所述第二可选电路的第二端与所述第二电压端相连。

3.根据权利要求2所述的片内终结电阻精度调整电路，其特征在于，所述第一可选电路包括：

第一导通电阻，所述第一导通电阻具有固定电阻值，所述第一导通电阻的第一端与所述第一电压端相连；

上拉开关元件，所述上拉开关元件的第一端与所述第一导通电阻的第二端相连，所述上拉开关元件的第二端与所述第一固定电阻的第二端相连。

4.根据权利要求3所述的片内终结电阻精度调整电路，其特征在于，所述第一导通电阻为PMOS晶体管的等效电阻。

5.根据权利要求3所述的片内终结电阻精度调整电路，其特征在于，所述上拉开关元件为PMOS晶体管。

6.根据权利要求2所述的片内终结电阻精度调整电路，其特征在于，所述第二可选电路包括：

第二导通电阻，所述第二导通电阻具有固定电阻值，所述第二导通电阻的第一端与所述第二电压端相连；

下拉开关元件，所述下拉开关元件的第一端与所述第二导通电阻的第二端相连，所述下拉开关元件的第二端与所述第二固定电阻的第二端相连。

7.根据权利要求6所述的片内终结电阻精度调整电路，其特征在于，所述第二导通电阻为NMOS晶体管的等效电阻。

8.根据权利要求6所述的片内终结电阻精度调整电路，其特征在于，所述下拉开关元件为NMOS晶体管。

9.根据权利要求2所述的片内终结电阻精度调整电路，其特征在于，各个所述第一可选电路具有不同的等效电阻值，各个所述第二可选电路具有不同的等效电阻值。

10.根据权利要求1-9中任意一项所述的片内终结电阻精度调整电路，其特征在于，所述第一电阻调节电路包括：

第三固定电阻，所述第三固定电阻的第一端与所述数据节点相连；

多个第一调节电路，所述第一调节电路的第一端与所述第三固定电阻的第二端相连，所述第一调节电路的第二端与所述第一电压端相连。

11.根据权利要求10所述的片内终结电阻精度调整电路，其特征在于，所述第一调节电路包括：

第一调节电阻，所述第一调节电阻的第一端与所述第一电压端相连；

第一开关元件，所述第一开关元件的第一端与所述第一调节电阻的第二端相连，所述第一开关元件的第二端与所述第三固定电阻的第二端相连。