[发明专利]半导体装置的制造方法

说明书

本发明提供能提高对准精度的半导体装置的制造方法。检测半导体基板(1)的表面的背面用对准标记(3)，在半导体基板的背面上形成图案化成与表面元件结构相应的电路图案的抗蚀剂掩模。背面用对准标记(3)的检测通过使用与半导体基板的背面(1b)对置的检测器(23)，测量基于从半导体基板的背面(1b)照射的红外光的反射光(22)的反射强度的对比度来进行。背面用对准标记(3)由阶梯差构成，所述阶梯差由半导体基板的表面和形成于半导体基板的表面的沟槽(33、34)的底面形成。在沟槽(33、34)的内部埋入多晶硅膜。背面用对准标记具有成为在与半导体基板的表面平行的方向上并列3个以上沟槽的布局的例如十字状的平面形状。

技术领域

本发明涉及半导体装置的制造方法。

背景技术

以往，对于用于将与半导体基板的表面(第一主面)的表面元件结构对应的电路图案形成在半导体基板(半导体晶片)的背面(第二主面)或背面上的材料膜的对准(位置对齐)而言，公知使用与表面元件结构一起形成在半导体基板的表面的对准标记(以下称为背面用对准标记)。

作为使用红外光的对准方法，提出了在硅晶片的切割线等无效区域的内部形成SON(Silicon-On-Nothing，空洞层上的硅)结构的背面用对准标记，并利用红色激光(透射型激光)的反射光的变化来识别该背面用对准标记的方法(例如，参照下述专利文献1(第[0041]～[0047]段、图5、图7))。在下述专利文献1中，通过热处理使配置在形成背面用对准标记的区域的多个孔槽(hole trench)连结而成为1个空洞，从而形成SON结构的背面用对准标记。

现有技术文献

专利文献

专利文献1：日本特开2012-089540号公报

发明内容

技术问题

本发明的目的在于提供一种在具有大致平行的第一主面和第二主面的半导体基板中，在与形成了对准标记的第一主面不同的第二主面使用该对准标记进行图案化，能够提高对准精度的半导体装置的制造方法。

技术方案

为了解决上述的课题，实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。首先，进行第一工序，在半导体基板的第一主面形成上述表面元件结构，并且与表面元件结构分开地形成预定标记。接下来，进行第二工序，在上述半导体基板的第二主面上形成抗蚀剂膜。接下来，进行第三工序，从上述半导体基板的第二主面向上述半导体基板照射预定波长区域的光，并利用配置在与上述半导体基板的第二主面对向的位置的检测器检测上述预定波长区域的光的反射光而确定上述预定标记的位置。接下来，进行第四工序，将在上述第三工序中确定出的上述预定标记的位置作为基准进行位置对齐，并将与上述表面元件结构相应的预定图案转印在上述抗蚀剂膜上并进行曝光。接下来，进行第五工序，将上述抗蚀剂膜作为掩模进行蚀刻或杂质离子注入，在上述半导体基板的第二主面侧形成上述预定图案的背面元件结构。在上述第一工序中，以如下布局形成从上述半导体基板的第一主面起到达预定深度的多个沟槽，所述布局是：在利用上述检测器检测的上述预定波长区域的光的反射光的与上述半导体基板的第一主面平行的第一方向的检测波形以及与上述半导体基板的第一主面平行且与上述第一方向正交的第二方向的检测波形中分别检测到2个以上的峰的布局。并且，将通过多个上述沟槽在上述半导体基板的第一主面所形成的阶梯差作为上述预定标记。

另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，以上述沟槽在上述第一方向上被并列配置3个以上且在上述第二方向上被并列配置3个以上的布局来形成多个上述沟槽。

另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，形成第一沟槽、第二沟槽作为上述沟槽。上述第一沟槽配置成十字状的布局。上述第二沟槽与上述第一沟槽分开，且配置成沿着上述第一沟槽以呈十字状的方式包围该第一沟槽的周围的布局。