[发明专利]半导体器件及其制造方法有效
申请号: | 201811295411.2 | 申请日: | 2018-11-01 |
公开(公告)号: | CN110164866B | 公开(公告)日: | 2023-05-05 |
发明(设计)人: | 李起洪;柳丞昱 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H10B41/20 | 分类号: | H10B41/20;H10B41/30;H10B43/20;H10B43/30 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 刘久亮;黄纶伟 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种制造半导体器件的方法,该方法包括以下步骤:
形成层叠结构;
形成穿透所述层叠结构的沟道层;
在所述沟道层上形成第一介电层;
在所述第一介电层上形成第二介电层;
通过选择性蚀刻所述第一介电层形成开口,其中,所述第二介电层保留以包括设置在比所述层叠结构的最上表面和所述第一介电层的最上表面更高的高度处的突出部;
选择性蚀刻通过所述开口暴露的所述第二介电层;以及
在所述开口中形成焊盘,
其中,所述方法还包括以下步骤:在形成所述第一介电层之前,在所述沟道层上形成第三介电层,
其中,所述第一介电层的蚀刻选择性高于所述第二介电层和所述第三介电层。
2.根据权利要求1所述的方法,其中,所述第二介电层包括穿透所述层叠结构的第一区域和形成在所述层叠结构的顶部上的第二区域,并且在所述第一区域中形成空隙。
3.根据权利要求2所述的方法,该方法还包括以下步骤:在形成所述第二介电层之后,蚀刻所述第二介电层的所述第二区域,使得所述第一介电层被暴露。
4.根据权利要求1所述的方法,其中,使用湿蚀刻工艺对所述第二介电层执行选择性蚀刻。
5.根据权利要求1所述的方法,其中,使用干蚀刻工艺对所述第二介电层执行选择性蚀刻。
6.根据权利要求1所述的方法,其中,使用湿蚀刻工艺对所述第二介电层执行选择性蚀刻,并且蚀刻通过所述开口暴露的所述第二介电层和所述第三介电层。
7.根据权利要求6所述的方法,该方法还包括以下步骤:在形成所述焊盘之前,在所述第一介电层上形成第四介电层。
8.根据权利要求1所述的方法,其中,所述第一介电层包括氮化物层,并且所述第二介电层和所述第三介电层包括氧化物层。
9.根据权利要求1所述的方法,其中,所述第一介电层包括氮化物层,并且所述第二介电层包括氧化物层。
10.根据权利要求1所述的方法,其中,所述第一介电层包括氧化物层,并且所述第二介电层包括氮化物层。
11.根据权利要求1所述的方法,其中,所述第一介电层包括氧化物层,并且所述第二介电层包括金属。
12.根据权利要求1所述的方法,其中,所述第二介电层是牺牲层,并且
其中,在选择性蚀刻所述第二介电层时,使用湿蚀刻工艺去除所述第二介电层。
13.一种制造半导体器件的方法,该方法包括以下步骤:
形成层叠结构;
形成穿透所述层叠结构的第一开口;
在所述第一开口中形成沟道层;
在所述沟道层上形成间隙填充层,其中,所述间隙填充层包括蚀刻速率不同的第一介电层和第二介电层;
通过选择性蚀刻所述第一介电层形成第二开口;
选择性蚀刻通过所述第一开口暴露的所述第二介电层以使所述第一开口的中央部分敞开;以及
在所述第二开口和所述第一开口的上部中形成焊盘。
14.根据权利要求13所述的方法,其中,使用湿蚀刻工艺对所述第二介电层执行选择性蚀刻。
15.根据权利要求14所述的方法,该方法还包括以下步骤:在形成所述焊盘之前,在所述第一介电层上形成第三介电层。
16.根据权利要求13所述的方法,其中,使用干蚀刻工艺对所述第二介电层执行选择性蚀刻。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811295411.2/1.html,转载请声明来源钻瓜专利网。