[发明专利]测试元件组、电学性能测试方法、阵列基板、显示装置

说明书

本发明公开了测试元件组、电学性能测试方法、阵列基板、显示装置。具体的，本发明提出了一种测试元件组，包括：设置在基板上的电性连接的多个薄膜晶体管以及多个测试接口，其中，至少两个所述薄膜晶体管的栅极与同一个所述测试接口相连。由此，在利用该测试元件组对阵列基板进行电学性能测试时，每次可对多个薄膜晶体管进行检测，进而检测一定数量薄膜晶体管的时间可以大大减小，提高了测试效率。

技术领域

本发明涉及显示技术领域，具体地，涉及测试元件组、电学性能测试方法、阵列基板、显示装置。

背景技术

薄膜晶体管(Thin Film Transistor，TFT)是目前液晶显示装置以及有源矩阵驱动式有机发光显示装置中的主要驱动元件，薄膜晶体管的性能会直接影响显示装置的显示性能。因此，在TFT基板(即阵列基板)的生产制造过程中，需要对TFT基板的特性值进行监控测试。由于直接测试显示区(即有效发光区，AA区，Active Area)的TFT特性具有难度大、测试缓慢、破坏性测试等缺点，因此，在制作TFT基板的过程中，通常会在显示区的周围(即非显示区)设计一些测试元件组(Test Element Group，TEG)，电学测试设备(EPM)通过对TFT基板(Panel)外围的测试元件组(TEG)进行测试，即可实现对显示区内薄膜晶体管的特性值的监控。

然而，目前的测试元件组、阵列基板以及显示装置仍有待改进。

发明内容

本发明是基于发明人对于以下事实和问题的发现和认识作出的：

发明人发现，目前利用电学测试设备(EPM)对TFT基板(Panel)外围的测试元件组(TEG)进行测试，进而监测显示区内薄膜晶体管(TFT)特性值的方法，存在测试效率较低的问题。目前的TFT基板中，一个测试元件组(TEG)通常包括一个薄膜晶体管，该薄膜晶体管和显示区内的薄膜晶体管是通过同样的工艺制作的，具有相同的膜层结构，因此，通过测试该测试元件组中的薄膜晶体管的特性值，即可以对显示区内的薄膜晶体管的特性值进行监测。一般一个薄膜晶体管的栅极(Gate)、源极(Sourse)以及漏极(Drain)通过单独的引线分别连接至三个测试垫(PAD，即测试接口)，一个测试垫(PAD)对应一个特性测试位置(即对应电学测试设备(EPM)中的一个测试针脚(Pin))，后续电学测试设备(EPM)通过对该测试垫(PAD)进行信号加载，即可测得该薄膜晶体管的特性值。

目前利用电学测试设备(EPM)对测试元件组(TEG)进行测试时，电学测试设备(EPM)中的多个测试针脚(Pin)按一定的方式排列且位置是固定的，因此，测试元件组(TEG)中的多个测试垫(PAD)的排列方式需要和测试针脚(Pin)的排列方式相一致，从而才能进行对应测试。目前的测试垫(PAD)通常设计为四点独立焊盘，即四个测试垫(PAD)对应一个薄膜晶体管，如前所述，一个薄膜晶体管的栅极(Gate)、源极(Sourse)以及漏极(Drain)通过单独的引线连接至三个测试垫(PAD)，空闲出一个测试垫(PAD)，从而每对一个薄膜晶体管进行检测时，便空闲出一个测试针脚(Pin)。因此，不能充分利用测试针脚(Pin)，造成单次测试所能检测的薄膜晶体管的数目较少，测试效率较低。因此，如果能提出一种新的测试元件组，可以增加单次测试的薄膜晶体管的数目，并且可以将前面所述的空闲的测试垫(即测试接口)加以利用，将能在很大程度上提高测试效率，将能在很大程度上解决上述问题。

本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。

在本发明的一个方面，本发明提出了一种测试元件组。根据本发明的实施例，该测试元件组包括：设置在基板上的电性连接的多个薄膜晶体管以及多个测试接口，其中，至少两个所述薄膜晶体管的栅极与同一个所述测试接口相连。由此，在利用该测试元件组对阵列基板进行电学性能测试时，可以提高测试接口的利用率，每次可对多个薄膜晶体管进行检测，进而检测一定数量薄膜晶体管的时间可以大大减小，提高了测试效率，并且可提高测试的准确性。