[发明专利]一种CPU与GPU协同执行算法优化的方法和相关装置

权利要求书

1.一种CPU与GPU协同执行算法优化的方法，其特征在于，包括：

基于CPU与GPU协同执行算法，获得执行指令流，所述执行指令流包括多条执行指令，所述执行指令至少包括一个执行任务，一个执行任务对应一个线程；

对所述执行指令流进行指令流优化、对所述执行任务进行显存访问优化和/或对所述线程进行资源均衡优化。

2.根据权利要求1所述的方法，其特征在于，所述对所述执行指令流进行指令流优化包括：

若所述执行指令流包括的执行任务对应的线程量小于N，对所述执行指令流采用以“ifthreaded<N”的条件语句方式；和/或，

若满足预设误差范围，对所述执行指令流采用CUDA算术指令集中的快速指令；和/或，

采用每次预设个数线程读写预设个数连续的word。

3.根据权利要求1所述的方法，其特征在于，所述对所述执行任务进行显存访问优化包括：

将预设个数的执行任务进行合并访问显存；和/或，

对所述执行任务采用函数cudaMallocPitch或者cudaMalloc3D分配显存；和/或，

将所述执行任务的数据进行数据类型对齐；和/或，

设定所述执行任务的访问首地址为16的整数倍。

4.根据权利要求1所述的方法，其特征在于，所述对所述线程进行资源均衡优化，具体为：

指控制所述线程的共享存储器shared memroy和寄存器register的使用量。

5.一种CPU与GPU协同执行算法优化的装置，其特征在于，包括：

获得单元，用于基于CPU与GPU协同执行算法，获得执行指令流，所述执行指令流包括多条执行指令，所述执行指令至少包括一个执行任务，一个执行任务对应一个线程；

优化单元，用于对所述执行指令流进行指令流优化、对所述执行任务进行显存访问优化和/或对所述线程进行资源均衡优化。

6.根据权利要求5所述的装置，其特征在于，所述优化单元用于对所述执行指令流进行指令流优化时，所述优化单元包括第一优化子单元、第二优化子单元和/或第三优化子单元；

所述第一优化子单元，用于若所述执行指令流包括的执行任务对应的线程量小于N，对所述执行指令流采用以“if threaded<N”的条件语句方式；

所述第二优化子单元，用于若满足预设误差范围，对所述执行指令流采用CUDA算术指令集中的快速指令；

所述第三优化子单元，用于采用每次预设个数线程读写预设个数连续的word。

7.根据权利要求5所述的装置，其特征在于，若所述优化单元用于对所述执行任务进行显存访问优化时，所述优化单元包括第四优化子单元、第五优化子单元、第六优化子单元和/或第七优化子单元；

所述第四优化子单元，用于将预设个数的执行任务进行合并访问显存；

所述第五优化子单元，用于对所述执行任务采用函数cudaMallocPitch或者cudaMalloc3D分配显存；

所述第六优化子单元，用于将所述执行任务的数据进行数据类型对齐；

所述第七优化子单元，用于设定所述执行任务的访问首地址为16的整数倍。

8.根据权利要求5所述的装置，其特征在于，若所述优化单元用于对所述线程进行资源均衡优化时，所述优化单元具体用于：

指控制所述线程的共享存储器shared memroy和寄存器register的使用量。

9.一种终端设备，其特征在于，所述终端设备包括处理器以及存储器：

所述存储器用于存储程序代码，并将所述程序代码传输给所述处理器；

所述处理器用于根据所述程序代码中的指令执行权利要求1-4任一项所述CPU与GPU协同执行算法优化的方法。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质用于存储程序代码，所述程序代码用于执行权利要求1-4任一项所述CPU与GPU协同执行算法优化的方法。