[发明专利]一种新型缓存优化多线程确定性方法

说明书

本发明提出了基于缓存优化的多线程确定性方法，其中包括线程确定性结构模块，多线程通信隔离模块，原子事务阶段划分模块，线程同步策略研究模块以及LIRS缓存优化。本发明可以用于多线程系统中保障任务的线程确定性执行，并且优化确定性方法带来的额外系统开销，防止因为线程不确定性运行带来的同步竞争和数据竞争。以事务为单位划分线程运行阶段，并行阶段线程并行执行，隔离线程通信，设置栅栏进行全局同步。串行阶段线程通过确定性顺序获取令牌，依次向内存中执行提交，实行确定性调度。因为线程之间通讯隔离，缓存成为最末级共享存储，因此采用更加适合多线程的LIRS缓存替换算法优化系统性能，以此保证多线程运行确定性的同时减少系统开销。

技术领域

本发明应用于多线程环境下的保证线程运行确定性。

背景技术

随着微电子技术的发展，片上多核处理器已经成为当今主流的计算平台和研究热点。同先前的单核处理器相比，多核处理器在硬件性能上取得了爆炸式提升，传统的串行程序已不能发挥它的性能，并行编程才是充分发挥其多核性能的关键、是能让主流应用从多核CPU性能中获益的唯一编程方式。

尽管有标准库支持，但是相比传统串行程序，并行程序在给计算性能带来提升的同时，也给程序的开发和维护带来了挑战。并行程序通常由多个并行执行个体协同完成一个任务，因此执行个体之间就存在着竞争、干扰的关系，导致了并行程序的不确定性，即程序在相同的输入下多次运行可能会产生不同的结果。这种不确定性在许多方面给并行程序带来了新的挑战。目前，确定性技术被认为是应对这个挑战的关键技术。并行主要有两种形式，一种是多线程并行，即各个并行个体之间共享内存；另一种是多进程并行，各个个体之间不共享内存，而是通过其他方式进行通信。确定性技术的目的是消除由并行引起的不确定性，降低并行程序的开发和维护成本，提高并行程序的可靠性。

发明内容

基于背景技术存在的技术问题，本发明提出了一种缓存优化多线程确定性方法。

本发明提出的一种缓存优化多线程确定性方法，所述系统包括线程确定性结构模块，多线程通信隔离模块，原子事务阶段划分模块，线程同步策略研究模块以及LIRS缓存替换算法优化

优选地，线程确定性结构模块用于设置线程运行规则，保证线程运行确定性。

优选地，多线程通信隔离模块用于隔离线程在并行阶段的通信交互，防止出现数据竞争。

优选地，原子事务阶段划分模块用于划分线程运行阶段。

优选地，线程同步策略研究模块，用于确保线程在运行阶段转换时，按照确定性顺序获取令牌，避免出现同步竞争。

优选地，LIRS缓存替换算法优化用于优化确定性系统的性能开销。

本发明中，线程同步策略模块为线程在串行阶段和并行阶段运行之间建立联系，本发明线程运行设置事务概念，在一轮事务中线程运行分为串行阶段和并行阶段两部分。所有线程在结束并行阶段到达同步点之后，按照获取令牌的顺序进入串行阶段，线程串行阶段执行结束后，在同步点阻塞当所有线程结束串行阶段后开启新一轮事务执行。通过将线程的运行与提交数据分离，保证线程通过同步点的顺序的确定性来保证多线程运行的确定性。并且通过使用更适合多线程环境的缓存替换算法提升系统性能。

附图说明

图1为本发明的线程运行阶段示意图。

图2为本发明的确定性顺序提交示意图。

图3为本发明的整体运行流程示意图。

具体实施方式

下面结合具体实施例对本发明作进一步解说。

实施例