[发明专利]一种电缆缺陷高次谐波试验与检测系统

权利要求书

1.一种电缆缺线高次谐波试验与检测系统，其特征在于：包括：

电缆与接头缺陷物理模型：用于模拟电缆缺陷类型；

高次谐波测量装置；采集各所述模拟电缆缺陷类型下产生的高次谐波特征值，并根据该高次谐波特征值与对应的模拟电缆缺陷类型生成高次谐波数据库。

2.根据权利要求1所述的电缆缺线高次谐波试验与检测系统，其特征在于：电缆与接头缺陷物理模型包括测试线缆和检测电路；检测电路包括自耦调压器T1、升压变压器T2、保护电阻R以及标准电容C和电容电桥CB；自耦调压器T1与升压变压器连接提供交流电源，电源两端串联保护电阻R；标准电容C和测试电缆并联后接入保护电阻R与电容电桥CB之间；电容电桥CB的输出端连接高次谐波测量装置。

3.根据权利要求2所述的电缆缺线高次谐波试验与检测系统，其特征在于：高次谐波测量装置包括DSP芯片、电流传感器、信号调理电路、A/D采样电路；所述检测电路输出端连接电流传感器，电流传感器经信号调理电路和A/D采样电路连接DSP芯片；电流传感器与DSP芯片之间设置过量检测电路和锁相倍频电路。

4.根据权利要求3所述的电缆缺线高次谐波试验与检测系统，其特征在于：所述过零检测电路包括：电流传感器的输出端设置采样电阻，采样电阻的压降引入滞回比较器，滞回比较器的输出端经钳位电路连接至与非门施密特触发器。

5.根据权利要求4所述的电缆缺线高次谐波试验与检测系统，其特征在于：所述锁相倍频电路包括锁相环芯片、累加计数器和低通滤波器；所述锁相环芯片是一个信号输入端接非门施密特触发器的输出端；锁相环芯片是一个信号输出端接累加计数器的输入端；累加计数器的倍频信号输出端连接锁相环芯片的比较信号输入端；锁相环芯片的比较信号输出端经过所述低通滤波器连接锁相环芯片的控制信号输入端。

6.根据权利要求3-5任一项所述的电缆缺线高次谐波试验与检测系统，其特征在于：所述高次谐波测量装置还包括上位机，所述输出DSP芯片输出的谐波分量数据输入上位机，上位机包括处理器和存储器，存储器中存储有程序，程序被处理器运行时执行：确定测试线缆出缺陷类型，接收该测试线缆检测到的谐波分量数据，并生成高次谐波特征值与测试电缆缺陷类型对应的高次谐波数据库。

7.根据权利要求1所述的电缆缺线高次谐波试验与检测系统，其特征在于：包括测试电路和检测电路；检测电路包括自耦调压器T1、升压变压器T2、保护电阻R、分压电容C1和分压电容C2、耦合电容器Ck，检测阻抗Zm，自耦调压器T1与升压变压器连接提供交流电源，电源两端串联保护电阻R；分压电容C1和分压电容C2串联后并联接在保护电阻R和电源端之间，耦合电容器Ck和检测阻抗Zm串联后并联接在保护电阻R和电源端之间；保护电阻R与耦合电容器Ck之间的连接节点用于接入测试电缆，检测阻抗Zm两端连接高次谐波测量装置。

8.根据权利要求7所述的电缆缺线高次谐波试验与检测系统，其特征在于：还包括测试线缆支架，测试电缆支架包括固定杆和固定杆顶端连接的套圈，至少两个测试电缆支架呈一定间距固定在底板上。

9.根据权利要求7所述的电缆缺线高次谐波试验与检测系统，其特征在于：所述高次谐波测量装置包括电压输入电路、第一A/D变换器、第一零交叉检测器、电流输入电路、第二A/D变换器、第二零交叉检测器、切换器、第一FPGA运算器、第二FPGA运算器、CPU、显示器、固定采样时钟发生器、操作面板；

电压输入电路连接第一A/D变换器和第一零交叉(zero cross)检测器；电流输入电路连接第二A/D变换器和第二零交叉检测器，两变换器均连接至第一FPGA运算器、第二FPGA运算器以及固定采样时钟发生器；两零交叉检测器均连接至切换器；切换器连接至第二FPGA运算器；且切换器、第一FPGA运算器、第二FPGA运算器、显示器、固定采样时钟发生器、操作面板均连接至CPU。

10.根据权利要求9所述的电缆缺线高次谐波试验与检测系统，其特征在于：高次谐波测量装置包括上位机，高次谐波测量装置检测的谐波分量数据输入上位机，上位机包括处理器和存储器，存储器中存储有程序，程序被处理器运行时执行：确定测试线缆出缺陷类型，接收该测试线缆检测到的谐波分量数据，并生成高次谐波特征值与测试电缆缺陷类型对应的高次谐波数据库。