[发明专利]块存储器拼接方法、拼接模块、存储装置及现场可编程门阵列

权利要求书

1.一种块存储器拼接方法，其特征在于，包括：

根据待处理数据地址的第一数据位宽、第一数据深度计算拼接所用的RAM块的数量；

对C/2^{(Address_w-1)}的结果取整，若取整后的值等于所述第一数据位宽，则选取判断位的位数CS为1，所述判断位的取值为0或1，其中，C为单个RAM的容量，Address_w为第一地址位宽；

根据所述判断位的位数确定RAM区的数量为2^CS，并使所述RAM块平均分配到2^CS个RAM区中，且每一个RAM区的数据长度为D＝C/(2^Address_w-1)，地址范围为0-Address_w-2；

若取整后的值不等于所述第一数据位宽，则选取所述判断位的位数CS为2，所述判断位的取值为00、01、10或11；

根据所述判断位的位数确定所述RAM区的数量为2^CS，并使所述RAM块平均分配到2^CS个RAM区中，且每一个RAM区的数据长度为D＝C/2^{(Address_w-2)}，地址范围为0-Address_w-3；

根据所述判断位的取值将所述待处理数据地址发送到对应的RAM区中。

2.根据权利要求1所述的块存储器拼接方法，其特征在于，根据待处理数据地址的第一数据位宽、第一数据深度计算拼接所用的RAM块的数量，包括：

根据所述第一数据位宽和所述第一数据深度计算数据总量；

根据所述数据总量与单个RAM的容量计算拼接所用的RAM块的数量。

3.根据权利要求1所述的块存储器拼接方法，其特征在于，在对C/2^{(Address_w-1)}的结果取整之前，还包括：

判断所述第一数据深度是否大于预设阈值，若否，则终止拼接。

4.一种块存储器拼接模块，其特征在于，包括：

RAM块数量计算单元，用于根据待处理数据地址的第一数据位宽、第一数据深度计算拼接所用的RAM块的数量；

判断位选取单元，用于对C/2^{(Address_w-1)}的结果取整，若取整后的值等于所述第一数据位宽，则选取所述判断位的位数CS为1，所述判断位的取值为0或1，其中，C为单个RAM的容量，Address_w为第一地址位宽；若取整后的值不等于所述第一数据位宽，则选取所述判断位的位数CS为2，所述判断位的取值为00、01、10或11；

RAM分配单元，用于根据所述判断位的位数确定RAM区的数量为2^CS，并使所述RAM块平均分配到2^CS个RAM区中；当所述判断位的位数CS为1，所述判断位的取值为0或1时，每一个RAM区的数据长度为D＝C/(2^Address_w-1)，地址范围为0-Address_w-2；当所述判断位的位数CS为2，所述判断位的取值为00、01、10或11时，每一个RAM区的数据长度为D＝C/2^{(Address_w-2)}，地址范围为0-Address_w-3；

地址选择单元，用于根据所述判断位的取值将所述待处理数据地址发送到对应的RAM区中。

5.一种存储装置，其特征在于，包括如权利要求4所述的块存储器拼接模块。

6.一种现场可编程门阵列，其特征在于，包括如权利要求5所述的存储装置。