[发明专利]块存储器拼接方法、拼接模块、存储装置及现场可编程门阵列

权利要求书

1.一种块存储器拼接方法，其特征在于，包括：

根据待处理数据地址的第一数据位宽、第一数据深度计算拼接所用的RAM块的数量；

判断所述第一数据位宽与RAM块数据位宽是否满足预设条件，若是，则按照第一规则将所述待处理数据地址存储在所述RAM块中；若否，则按照第二规则将所述待处理数据地址存储在所述RAM块中；

所述预设条件为Data_w/M≤DW/n，

其中，Data_w为所述第一数据位宽，M为拼接所用的RAM块的数量，DW为单个RAM的数据位宽，n为条件参数，可取值为2,3,4,5…DW-1；

所述第一规则为：

第i块RAM块中，存储的待处理数据范围为(i-1)×D～i×D-1，地址范围为0～Address_w-1，其中，D＝Data_w/M，Address_w为待处理数据深度，M为拼接所用的RAM块的数量，Data_w为所述第一数据位宽；

所述第二规则为：

第i块RAM块中，存储的待处理数据范围为(i-1)×D/2～(i×D)/2-1及(M+i-1)×D/2～(M+i)D/2-1，地址范围为0～Address_w-1，其中，D＝Data_w/M，Address_w为待处理数据深度，M为拼接所用的RAM块的数量，Data_w为所述第一数据位宽。

2.一种块存储器拼接模块，其特征在于，包括：

RAM块数量计算单元，用于根据待处理数据地址的第一数据位宽、第一数据深度计算拼接所用的RAM块的数量；

RAM分配单元，用于判断所述第一数据位宽与RAM块数据位宽是否满足预设条件，若是，则按照第一规则将所述待处理数据地址存储在所述RAM块中；若否，则按照第二规则将所述待处理数据地址存储在所述RAM块中；

所述预设条件为Data_w/M≤DW/n，

其中，Data_w为所述第一数据位宽，M为拼接所用的RAM块的数量，DW为单个RAM的数据位宽，n为条件参数，可取值为2,3,4,5…DW-1；

所述第一规则为：

第i块RAM块中，存储的待处理数据范围为(i-1)×D～i×D-1，地址范围为0～Address_w-1，其中，D＝Data_w/M，Address_w为待处理数据深度，M为拼接所用的RAM块的数量，Data_w为所述第一数据位宽；

所述第二规则为：

第i块RAM块中，存储的待处理数据范围为(i-1)×D/2～(i×D)/2-1及(M+i-1)×D/2～(M+i)×D/2-1，地址范围为0～Address_w-1，其中，D＝Data_w/M，Address_w为待处理数据深度，M为拼接所用的RAM块的数量，Data_w为所述第一数据位宽。

3.一种存储装置，其特征在于，包括如权利要求2所述的块存储器拼接模块。

4.一种现场可编程门阵列，其特征在于，包括如权利要求3所述的存储装置。