[发明专利]半导体器件的制作方法有效

专利信息
申请号: 201811309447.1 申请日: 2018-11-05
公开(公告)号: CN109449091B 公开(公告)日: 2020-04-10
发明(设计)人: 刘珩 申请(专利权)人: 武汉新芯集成电路制造有限公司
主分类号: H01L21/60 分类号: H01L21/60;H01L27/146
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 屈蘅
地址: 430205 湖北*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 制作方法
【权利要求书】:

1.一种半导体器件的制作方法,其特征在于,包括:

提供键合后的第一晶圆和第二晶圆,所述第一晶圆包括第一衬底、位于所述第一衬底的正面的第一介质层和嵌设于所述第一介质层中的第一金属层,所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层,所述第一介质层面向所述第二介质层,所述第一衬底的背面分布有钝化层;

执行光刻及刻蚀工艺,形成第一开孔,所述第一开孔贯穿所述钝化层和所述第一衬底,所述第一开孔位于所述第一金属层和第二金属层上方;

形成硬掩模层,所述硬掩模层至少覆盖所述第一开孔的侧壁表面;

执行刻蚀工艺,形成第二开孔,所述第二开孔贯穿所述第一开孔底部部分厚度的所述第一介质层,所述第二开孔位于所述第一金属层上方;形成所述第二开孔的刻蚀工艺中,对所述钝化层的刻蚀速率小于对所述硬掩模层的刻蚀速率;

执行光刻及刻蚀工艺,形成第三开孔,所述第三开孔贯穿所述第二开孔底部的所述第一介质层和部分厚度的所述第二介质层,所述第三开孔位于所述第二金属层上方;

执行刻蚀工艺,暴露所述第一金属层和第二金属层;以及,

形成互连层,所述互连层通过所述第一开孔、第二开孔和第三开孔与所述第二金属层和第一金属层电连接。

2.如权利要求1所述的半导体器件的制作方法,其特征在于,所述硬掩模层还覆盖所述钝化层的表面和所述第一开孔的底面。

3.如权利要求1所述的半导体器件的制作方法,其特征在于,所述硬掩模层的材料为聚合物。

4.如权利要求3所述的半导体器件的制作方法,其特征在于,所述聚合物为碳氟聚合物。

5.如权利要求3所述的半导体器件的制作方法,其特征在于,所述聚合物的产生气体为C4F8

6.如权利要求1所述的半导体器件的制作方法,其特征在于,在垂直于所述第一晶圆和第二晶圆表面的截面上,所述第一开孔的截面形状为矩形,所述第二开孔的截面形状为矩形或倒梯形,所述第三开孔的截面形状为矩形或倒梯形。

7.如权利要求6所述的半导体器件的制作方法,其特征在于,在垂直于所述第一晶圆和第二晶圆表面的截面上,所述第二开孔的最大截面宽度大于等于所述第一开孔的截面宽度与两倍的第一开孔侧壁的硬掩模层最大截面宽度的差值。

8.如权利要求1所述的半导体器件的制作方法,其特征在于,所述钝化层的材料为氮化硅层,或者,层叠的氧化硅层、氮化硅层。

9.如权利要求1所述的半导体器件的制作方法,其特征在于,所述第一开孔还贯穿部分厚度的所述第一介质层。

10.如权利要求1所述的半导体器件的制作方法,其特征在于,所述半导体器件是背照式CMOS图像传感器,其中,所述第一晶圆是像素晶圆,所述第二晶圆是逻辑晶圆。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201811309447.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top